5. Yêu cầu kỹ thuật cho nguyên lý ghép kênh cơ bản

5.1 Cấu trúc ghép kênh

Phương pháp để ghép các tín hiệu bậc thấp vào các luồng SDH được quy định trên các Hình 2, Hình 3, Hình 4, Hình 5 và Hình 6.

CHÚ THÍCH - VC-4-Xc tốc độ cao có thể được sử dụng mà không cần bất kỳ một ràng buộc nào trong kết nối điểm - điểm. Mạng SDH có thể bị giới hạn trong phạm vi tốc độ bit VC-4-Xc nhất định (ví dụ X £ 64) vì ring MS SPRING phải dành 50% băng tần STM-N cho việc bảo vệ.

Bảng 1 - Loại VC và dung lượng

Loại VC

Băng tần VC

Tải VC

VC-11

...

...

...

1 600 kbit/s

VC-12

2 240 kbit/s

2 176 kbit/s

VC-2

6 848 kbit/s

6 784 kbit/s

VC-3

48 960 kbit/s

...

...

...

VC-4

150 336 kbit/s

149 760 kbit/s

VC-4-4c

601 344 kbit/s

599 040 kbit/s

VC-4-16c

2 405 376 kbit/s

2 396 160 kbit/s

...

...

...

9 621 504 kbit/s

9 584 640 kbit/s

VC-4-256c

38 486 016 kbit/s

38 338 560 kbit/s

Hình 2 - Cấu trúc ghép kênh

CHÚ THÍCH 1 - Phần không gạch chéo là phần đồng chỉnh pha. Đồng chỉnh pha giữa phần không gạch chéo và phần gạch chéo được xác định bởi con trỏ (PTR) và được chỉ ra bởi mũi tên

...

...

...

Hình 3 - Phương pháp ghép kênh trực tiếp từ container-11/container-12 sử dụng AU-4

CHÚ THÍCH 1 - Phần không gạch chéo là phần đồng chỉnh pha. Đồng chỉnh pha giữa phần không gạch chéo và phần gạch chéo được xác định bởi con trỏ (PTR) và được chỉ ra bởi mũi tên

CHÚ THÍCH 2 - n=1, 2

Hình 4 - Phương pháp ghép kênh trực tiếp từ container-11/container-12 sử dụng AU-3

CHÚ THÍCH - Phần không gạch chéo là phần đồng chỉnh pha. Đồng chỉnh pha giữa phần không gạch chéo và phần gạch chéo được xác định bởi con trỏ (PTR) và được chỉ ra bởi mũi tên

Hình 5 - Phương pháp ghép kênh trực tiếp từ container-3 sử dụng AU-3

...

...

...

Hình 6 - Phương pháp ghép kênh trực tiếp từ container-4 sử dụng AU-4

5.2 Cấu trúc khung cơ sở

Cấu trúc khung của tín hiệu STM-N được quy định trên Hình 7, bao gồm 3 phần chính:

- Thông tin mào đầu đoạn (SOH)

- Con trỏ khối quản lý

- Tải tin

Hình 7 - Cấu trúc khung STM-N

5.2.1 Thông tin mào đầu đoạn

...

...

...

5.2.2 Các con trỏ khối quản lý

Hàng 4 của cột từ 1 đến 9xN trong Hình 7 được dành cho con trỏ khối quản lý. Ứng dụng và các yêu cầu cụ thể đối với con trỏ được trình bày trong điều 8.

5.2.3 Các khối quản lý trong STM-N

Phần tải tin của STM-N được dùng để tải một AUG-N, trong đó:

a) AUG-256 có thể bao gồm 4 AUG-64 hoặc 1 AU-4-256c.

b) AUG-64 có thể bao gồm 4 AUG-16 hoặc 1 AU-4-64c.

c) AUG-16 có thể bao gồm 4 AUG-4 hoặc 1 AU-4-16c.

d) AUG-4 có thể bao gồm 4 AUG-1 hoặc 1 AU-4-4c.

e) AUG-1 có thể bao gồm 1 AU-4 hoặc 3 AU-3s.

...

...

...

Thông qua VC-4, AU-4 có thể được sử dụng để tải các TU-n (n=11, 12, 2, 3) tạo nên ghép kênh 2 cấp (xem minh họa trên các Hình 8a và Hình 9a) VC-n tương ứng với mỗi TU-n không có quan hệ về pha cố định so với điểm bắt đầu của VC-4. Con trỏ TU-n nằm ở vị trí cố định trong khung VC-4 và chỉ ra vị trí byte đầu tiên của VC-n trong khung VC-4.

Thông qua VC-3, AU-3 có thể được sử dụng để tải các TU-n (n=11, 12, 2, 3) tạo nên ghép kênh 2 cấp (xem minh họa trên Hình 8b và Hình 9b). VC-n tương ứng với mỗi TU-n không có quan hệ về pha cố định so với điểm bắt đầu của VC-3. Con trỏ TU-n nằm ở vị trí cố định trong khung VC-3 và chỉ ra vị trí byte đầu tiên của VC-n trong khung VC-3.

Hình 8 - Khối quản lý trong khung STM-1

a) STM-1 với 1 AU-4 chứa các TU

b) STM-1 với 3 AU-3 chứa các TU

X Con trỏ AU-n

...

...

...

AU-n Con trỏ AU-n + VC-n (xem điều 7)

TU-n Con trỏ TU-n + VC-n (xem điều 7)

Hình 9 - Ghép kênh 2 cấp

5.2.4 Tín hiệu bảo dưỡng

5.2.4.1 Tín hiệu chỉ thị cảnh báo

Tín hiệu chỉ thị cảnh báo (AIS) là tín hiệu được gửi theo chiều đi chỉ thị rằng có sai hỏng trong luồng tín hiệu theo chiều lên được phát hiện.

5.2.4.1.1 MS-AIS

AIS đoạn ghép kênh (MS-AIS) được quy định có giá trị là "1" trong toàn bộ khung STM-N, trừ trong phần STM-N RSOH.

5.2.4.1.2 MSF-AIS

...

...

...

5.2.4.1.3 AU/TU-AIS

AIS khối quản lý (AU-AIS) được quy định có giá trị là "1" trong toàn bộ AU-n (n=3, 4, 4-Xc), kể cả trong con trỏ AU-n.

AIS khối nhánh (TU-AIS) được quy định có giá trị là "1" trong toàn bộ TU-n (n=11, 12, 2, 3), kể cả trong con trỏ TU-n.

5.2.4.1.4 VC-AIS

Tín hiệu AU/TU-AIS đến kết nối chuyển tiếp (TC) được chuyển đổi thành AIS container ảo (VC-AIS) trong kết nối chuyển tiếp vì để giám sát kết nối chuyển tiếp (TCM) cần có con trỏ AU-n/TU-n hợp lệ.

VC-n (n=3, 4, 4-Xc) AIS được quy định có giá trị là "1" trong toàn bộ VC-n khi byte nhà khai thác mạng N1 có giá trị hợp lệ, chức năng TCM được cung cấp và có mã phát hiện lỗi hợp lệ trong byte B3.

VC-m (m=11, 12, 2) AIS được quy định có giá trị là "1" trong toàn bộ VC-m khi byte khai thác mạng N2 có giá trị hợp lệ, chức năng TCM được cung cấp và có mã phát hiện lỗi hợp lệ trong các bit 1 và 2 của byte V5.

5.2.4.2 Tín hiệu thông báo luồng VC-n/VC-m không sẵn sàng

5.2.4.2.1 Trong trường hợp mạng có cung cấp truyền tải tín hiệu kết nối chuyển tiếp

...

...

...

Trong trường hợp mạng có cung cấp truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-m (m=11, 12, 2) không sẵn sàng là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc thấp (bit 5, 6, 7 của byte V5), byte giám sát kết nối chuyển tiếp (N2) và byte truy vết luồng (J2), và có BIP-2 (bit 1, 2 của byte V5) hợp lệ. Các byte trong phần tải tin của container ảo và phần còn lại của mào đầu luồng không được quy định.

Các tín hiệu này chỉ cho chức năng xử lý truyền tải đường xuống biết rằng container ảo hiện đang không bị chiếm, không nối vào chức năng nguồn kết cuối luồng. Các thông tin về chất lượng chỉ được cung cấp thông qua giám sát BIP.

Trong kết nối chuyển tiếp, tín hiệu không sẵn sàng VC-n/VC-m được tạo ra trước khi các byte giám sát kết nối chuyển tiếp (N1, N2) có giá trị hợp lệ (khi mà không phải tất cả các bit của N1 và N2 đều có giá trị là "0").

5.2.4.2.2  Trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp

Đối với trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-n (n=3, 4) hoặc VC-4-Xc không sẵn sàng là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc cao (C2) và byte truy vết luồng (J1), và có BIP-8 (B3) hợp lệ. Các byte trong phần tải tin của container ảo và phần còn lại của mào đầu luồng không được quy định.

Đối với trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-m (m=11, 12, 2) không sẵn sàng là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc thấp (bit 5, 6, 7 của byte V5) và byte truy vết luồng (J2), và có byte BIP-2 (bit 1, 2 của byte V5) hợp lệ. Các byte trong phần tải tin của container ảo và phần còn lại của mào đầu luồng là không được quy định.

5.2.4.3 Tín hiệu VC-n/VC-m không sẵn sàng, có giám sát

5.2.4.3.1 Trường hợp mạng hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp

Trong trường hợp mạng hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-n (n=3, 4) hoặc VC-4-Xc không sẵn sàng, giám sát, có giám sát là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc cao (C2) và byte giám sát kết nối chuyển tiếp (N1), và có BIP-8 (B3), byte truy vết luồng (J1) và byte trạng thái của luồng (G1) hợp lệ. Các byte trong phần tải tin của container ảo không được quy định. Nội dung trong phần còn lại của các byte mào đầu luồng F2, H4, F3 và K3 còn đang được nghiên cứu tiếp.

...

...

...

Trong trường hợp mạng hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-m (m=11, 12, 2) không sẵn sàng, có giám sát là tín hiệu có tất cả các bit là "0" trong các bit nhãn tín hiệu luồng conainer ảo bậc thấp (bit 5, 6, 7 của byte V5) và byte giám sát kết nối chuyển tiếp (N2), và có BIP-2 (bit 1, 2 của byte V5), byte truy vết luồng (J2) và trạng thái của luồng (bit 3 và 8 của byte V5) hợp lệ. Các byte trong phần tải tin của container ảo không được quy định. Nội dung trong phần còn lại của các byte/bit mào đầu luồng (bit 4 trong byte V5 và K3) còn đang được nghiên cứu tiếp.

Tín hiệu VC-m (m=11, 12, 2) không sẵn sàng, có giám sát là tín hiệu VC-m không sẵn sàng nâng cao.

Các tín hiệu này thông báo cho chức năng xử lý truyền tải đường xuống biển rằng container ảo hiện đang không bị chiếm và được tạo ra bởi bộ phát giám sát. Các thông tin về chất lượng, nguồn và trạng thái của kết nối được cung cấp thông tin chỉ thị lỗi bit, vết luồng và trạng thái của luồng.

Trong kết nối chuyển tiếp, tín hiệu VC-n/VC-m không sẵn sàng, có giám sát được tạo ra trước khi các byte giám sát kết nối chuyển tiếp (N1, N2) có giá trị hợp lệ (khi mà không phải tất cả các bit của N1 và N2 đều có giá trị là "0").

5.2.4.3.2 Trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp

Trong trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-n (n=3, 4) hoặc VC-4-Xc không sẵn sàng, có giám sát là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc cao (C2), có BIP-8 (B3), byte nhận dạng vết luồng (J1) và byte trạng thái của luồng (G1) hợp lệ. Các byte trong phần tải tin của container ảo không được quy định. Nội dung trong phần còn lại của các byte mào đầu luồng F2, H4, F3, K3 và N1 còn đang được nghiên cứu tiếp.

Trong trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-m (m=11, 12, 2) không sẵn sàng, có giám sát là tín hiệu có tất cả các bit là "0" trong nhãn tín hiệu luồng container ảo bậc cao (bit 5, 6, 7 của byte V5), có BIP-2 (bit 1, 2 của byte V5), byte nhận dạng vết luồng (J2) và trạng thái của luồng (bit 3 và 8 của byte V5) hợp lệ. Các byte trong phần tải tin của container ảo không được quy định. Nội dung trong phần còn lại của các byte/bit mào đầu luồng (bit 4 trong V5, N2 và K4) còn đang được nghiên cứu tiếp.

5.3 Phân cấp tốc độ

Tốc độ bit của phân cấp SDH được quy định trên Bảng 2.

...

...

...

Mức phân cấp số đồng bộ

Tốc độ bit phân cấp (kbit/s)

0

51 840

1

155 520

4

622 080

16

...

...

...

64

9 953 280

256

39 813 120

CHÚ THÍCH - Chỉ tiêu kỹ thuật của các tốc độ phân cấp cao hơn 256 đang được tiếp tục nghiên cứu.

5.4 Kết nối các tín hiệu STM-N

SDH được thiết kế để truyền tải nhiều loại tín hiệu khác nhau, bao gồm tất cả các tín hiệu được quy định trong khuyến nghị ITU-T G.702. Khi truyền tải các container ảo có các cấu trúc khác nhau, các qui tắc kết nối sau sẽ được sử dụng:

a) Kết nối hai AUG-1 có cấu trúc từ hai loại AU khác nhau là AU-4 và AU-3 sẽ sử dụng các trúc AU-4. AUG-1 có cấu trúc từ AU-3 sẽ được tách về VC-3 hoặc TUG-2 sau đó lại được ghép lại thành AUG-1 thông qua đường ghép TUG-3/VC-4/AU-4 như trên Hình 10a và Hình 10b.

b) Kết nối các VC-11 được cấu trúc từ hai loại TU-11 và TU-12 sẽ sử dụng cấu trúc TU-11 như trên hình 10c.

...

...

...

Hình 10 - Kết nối các STM-N

5.5 Trộn tín hiệu

Tín hiệu STM-N (N=0, 1, 4, 16, 64 và 256) phải được trộn theo đa thức 1 + X⁶ + X⁷ theo sơ đồ trên Hình 11 dưới đây. Việc trộn tín hiệu được thực hiện cho tất cả các byte của khung SDH trừ hàng đầu tiên của byte quản lý STM-N SOH. Bộ trộn được đặt về "1111111" ngay sau byte cuối cùng của hàng đầu tiên của byte quản lý SOH.

Với các byte nằm trong hàng đầu tiên của STM-256 SOH, chỉ có các byte nằm ở các vị trí S (1,3,193) [1,705] to S (1,4,64) [1,832] là không được trộn. Bộ trộn vẫn làm việc ở các vị trí khung này nên đối với STM-256, các byte SOH ở vị trí từ  S (1,1,1) [1,1] đến S (1,3,192) [1,704] và từ S (1,4,65) [1,833] đến (1,9,256) [1,2304] phải được trộn với bộ trộn được thiết lập lại ở khung STM-256 trước đó.

Hình 11 - Sơ đồ chức năng của bộ trộn đồng bộ khung

CHÚ THÍCH 1 - Để tránh không có một chuỗi dài các bit "1" hoặc "0" xuất hiện, cần phải lưu ý khi lựa chọn nội dung của byte Z0 và các byte được dành cho quốc gia vì các byte này không tham gia vào quá trình trộn

Đối với hàng đầu tiên của các byte SOH của STM-256, thì chỉ có S (1,3,193) [1,705] đến S (1,4,64) [1,832] sẽ không bị trộn.

...

...

...

CHÚ THÍCH 3 - Do vậy, đối với STM-256, các byte SOH S (1,1,1) [1,1] đến S (1,3,192) [1,704] và S (1,4,65) [1,833] đến S (1,9,256) [1,2304] sẽ được trộn bằng bộ trộn chạy từ vị trí reset ở khung STM-256 đầu tiên.

CHÚ THÍCH 4 - Đối với các byte không sử dụng nằm trong hàng 1 của khung STM-256, phải chọn mẫu bit sao cho có đủ chuyển tiếp tín hiệu và không có sự mất cân bằng đáng kể về DC sau khi thực hiện trộn.

5.6 Giao diện vật lý của NNI

Chỉ tiêu về đặc tính giao diện điện của NNI được quy định trong ITU-T G.703. Chỉ tiêu về đặc tính giao diện quang NNI được quy định trong ITU-T G.957 và G.691.

6. Yêu cầu kỹ thuật cho phương pháp ghép kênh

6.1 Ghép kênh khối quản lý vào STM-N

6.1.1 Ghép các nhóm khối quản lý (AUG) vào STM-N

6.1.1.1 Ghép các AUG-N và STM-N, N=(1, 4, 16, 64, 256)

AUG-N được quy định có cấu trúc gồm 9 hàng, N x 261 cột và thêm N x 9 byte ở hàng 4 (các byte này dành cho con trỏ AU-n). STM-N bao gồm SOH và cấu trúc 9 hàng, N x 261 cột và N x 9 byte ở hàng 4 (dành cho con trỏ AU-n). AUG-N được ghép kênh vào cấu trúc này và có pha cố định so với STM-N (xem Hình 12)

...

...

...

Hình 12 - Ghép kênh AUG-N vào STM-N

6.1.1.2 Ghép kênh các AUG-N vào AUG-4xN

Phương pháp ghép 4 AUG-N vào AUG-4xN được quy định trên Hình 13. 4 AUG-N được ghép xen kẽ theo khối, mỗi khối gồm N byte để tạo thành cấu trúc AUG-4xN. Các AUG-N có pha cố định so với AUG-4xN

Hình 13 - Ghép kênh 4 AUG-N vào AUG-4xN

6.1.2 Ghép kênh AU-4 thành AUG-1

Phương pháp ghép kênh AU-4 vào AUG-1 được quy định trên Hình 14. 9 byte đầu tiên của hàng 4 được dành cho con trỏ AU-4, 9 hàng, 261 cột còn lại sẽ được dành cho container ảo VC-4. Pha của VC-4 không cố định so với AU-4. Vị trí byte đầu tiên của VC-4 được xác định bởi con trỏ AU-4, AU-4 được đặt trực tiếp vào trong AUG-1.

1^* Tất cả các byte là 1

...

...

...

Hình 14 - Ghép kênh các AU-4 thành AUG-1

6.1.3 Ghép kênh các AU-3 thành AUG-1

Phương pháp ghép kênh 3 AU-4 thành AUG-1 được quy định trên Hình 15. Ba byte đầu tiên của hàng 4 được dành cho con trỏ AU-3. 9 hàng, 87 cột còn lại được dành cho VC-3 và hai cột các byte chèn cố định. Các byte ở mỗi hàng trong hai cột chèn cố định của các AU-3 là như nhau. Pha của VC-3 và hai cột chèn cố định là không cố định so với AU-3. Vị trí byte đầu tiên của VC-3 được xác định bởi giá trị của con trỏ AU-3. Các AU-3 được ghép theo từng byte trong cấu trúc AUG-1.

CHÚ THÍCH - Các byte trong mỗi hàng của 2 cột chèn cố định của mỗi AU-3 là giống nhau

Hình 15 - Ghép kênh các AU-3 thành cấu trúc AUG-1

6.1.4 Ghép kênh AU-3 vào STM-0

AU-3 được cấu trúc gồm có 9 hàng 87 cột và cộng thêm 3 byte ở hàng 4 (3 byte này được dành cho con trỏ AU-3). Khung STM-0 bao gồm phần SOH và có cấu trúc 9 hàng 87 cột cộng thêm 3 byte ở hàng 4 (dành cho con trỏ AU-3). AU-3 được ghép kênh vào cấu trúc này và có pha cố định so với STM-0 như minh họa trên Hình 16.

...

...

...

Hình 16 - Ghép kênh AU-3 vào STM-0

6.2 Ghép kênh các khối nhánh vào VC-4 và VC-3

6.2.1 Ghép kênh các TUG-3 vào VC-4

Quá trình ghép 3 TUG-3 vào trong VC-4 được quy định trên Hình 17. TUG-3 có cấu trúc 9 hàng 86 cột. VC-4 gồm có một cột của VC-4 POH, hai cột chèn cố định và 258 cột dành cho phần tải tin. Ba TUG-3 được ghép theo byte vào cấu trúc tải tin có 9 hàng 258 cột của VC-4 và có pha cố định so với VC-4. Pha của VC-4 so với AU-4 được chỉ ra bởi con trỏ AU-4

Hình 17 - Ghép kênh 3 TUG-3 vào VC-4

6.2.2 Ghép kênh TU-3 thành cấu trúc TUG-3

Việc ghép kênh TU-3 thành cấu trúc TUG-3 được quy định trên Hình 18. TU-3 gồm có VC-3, 9 byte VC-3 POH và con trỏ TU-3. Cột đầu tiên trong cấu trúc 9 hàng 86 cột của TUG-3 được dành cho con trỏ TU-3 (các byte H1, H2, H3) và các byte chèn cố định. Pha của VC-3 so với TUG-3 được xác định bởi con trỏ TU-3.

...

...

...

6.2.3 Ghép kênh các TUG-2 thành TUG-3

Phương pháp ghép kênh các TUG-2 thành cấu trúc TUG-3 được quy định trên Hình 19. TUG-3 có cấu trúc 9 hàng 86 cột với hai cột đầu tiên là các byte chèn cố định.

Hình 19 - Ghép kênh bảy TUG-2 thành cấu trúc TUG-3

Nhóm gồm 7 TUG-2 có thể ghép thành cấu trúc TUG-3 (như minh họa trên Hình 20). Các TUG-2 được ghép xen kẽ theo từng byte trong cấu trúc TUG-3.

Hình 20 - Ghép kênh 7 TUG-2 thành cấu trúc TUG-3

6.2.4 Ghép kênh các TUG-2 vào khung VC-3

Phương pháp ghép kênh các TUG-2s vào VC-3 được quy định trên Hình 21. VC-3 gồm có VC-3 POH và phần tải tin có cấu trúc 9 hàng 84 cột. 7 TUG-2 sẽ được ghép kênh vào trong VC-3 bằng cách ghép xen kẽ từng byte như minh họa trên Hình 22. Từng TUG-2 sẽ có vị trí cố định trong khung VC-3.

...

...

...

Hình 21- Ghép kênh 7 TUG-2 vào khung VC-3

(BỔ SUNG THÊM HÌNH)

Hình 22- Ánh xạ bảy TUG-2 thành một VC-3

6.2.5 Ghép kênh TU-2 thành TUG-2

Phương pháp ghép TU-2 thành TUG-2 được quy định trên Hình 22.

6.2.6 Ghép kênh TU-11 hoặc TU-12 thành TUG-2

Phương pháp ghép kênh 4 TU-11 hoặc 3 TU-12 thành TUG-2 được quy định trên Hình 22. Các TU-11/TU-12 được ghép xen kẽ theo từng byte trong khung TUG-2.

6.3 Đánh số AU-n/TU-n

...

...

...

Các cột tải tin bật cao có thể được đánh địa chỉ bằng hai tham số (B,A) hoặc ba tham số (C,B,A) hoặc bốn tham số (D,C,B,A) hoặc năm tham số (E,D,C,B,A). Trong đó: A là số của AU-3, B là số của AUG-1, C là số của AUG-4, D là số của AUG-16 và E là số của AUG-64. (Xem từ Hình 28 đến Hình 36)

Trong trường hợp khung có cấu trúc AU-4, các cột tải tin có thể được đánh số bằng ba tham số địa chỉ (K, L, M), trong đó K là số của TUG-3, L là số của TUG-2 và M là số của TU-11/TU-12 (xem trong các Hình 38, Hình 39 và Bảng 3). Trong trường hợp khung có cấu trúc AU-3, chỉ sử dụng hai tham số là L và M (xem Hình 42 và Bảng 4).

Để đơn giản trong việc xác định tổng dung lượng nhánh, tức là số các nhánh bậc thấp được cung cấp, các cột của tải tin phân một số khe thời gian. Số khe thời gian dành cho mỗi nhánh trong mỗi khung được xác định bởi cấu hình của tải tin.

Khe thời gian (TS) AU được đánh số từ trái sang phải trong khung STM-N như minh họa trên các hình từ Hình 28 đến Hình 37. Khe thời gian (TS) TU được đánh số từ trái sang phải trong khung VC-4/VC-3 như minh họa trên các hình từ Hình 38 đến Hình 40.

AU và TU cũng có thể được đánh số hoặc theo phân cấp tuần tự (như minh họa trên các hình từ Hình 28 đến Hình 40 bằng số của khe thời gian hoặc bằng cách sử dụng phân cấp ghép kênh (như minh họa trên hình từ Hình 28 đến Hình 40 bằng địa chỉ.

6.3.1 Đánh số các AU-n (VC-n) trong khung STM-2576

STM-256 có thể bao gồm 4 AUG-64s, được đánh số từ #1 đến #4:

- AUG-64 #1 nằm ở các cột 1…64, 257…320, 513…576,…, của khung STM-256;

- AUG-64 #2 nằm ở các cột 65…128, 321…384, 577…640,… của khung STM-256;

...

...

...

- AUG-64 #4 nằm ở các cột 193…256, 449…512, 705…768,… của khung STM-256.

Mỗi AUG-64 có thể bao gồm bốn AUG-16, được đánh số từ #1 đến #4. Mỗi AUG-16 có thể bao gồm bốn AUG-4, được đánh số từ #1 đến #4. Mỗi AUG-4 có thể bao gồm bốn AUG-1, được đánh số từ #1 đến #4. Mỗi AUG-1 có thể bao gồm ba AU-3s, được đánh số từ #1 đến #3.

6.3.1.1 Đánh số các AU-4s (VC-4s) trong khung STM-256

AU-4 được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A luôn bằng 0 (xem Hình 23). Vị trí của AU-4 (E,D,C,B,0) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = 1 + 64 x [E - 1] + 16 x [D - 1] + 4 x [C - 1] + [B - 1] + 256 x [X - 1] với X = 1 đến 270.

Hình 23 - Đánh số AU-4 trong khung STM-256

6.3.1.2 Đánh số AU-3 (VC-3) trong khung STM-256

AU-3 được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A là số của AU-3 (được đánh số từ 1 đến 3). (xem Hình 24). Vị trí của AU-3 (E,D,C,B,A) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

...

...

...

Hình 24 - Đánh số AU-3 trong khung STM-256

6.3.1.3 Đánh số AU-4-4c (VC-4-4c) trong khung STM-256

AU-4-4c được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B và A luôn có giá trị là 0. (xem Hình 25). Vị trí của AU-4-4c (E,D,C,0,0) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 4] + 64 x [E - 1] + 16 x [D - 1] + 4 x [C - 1] + 256 x [X DIV 4] với X = 1 đến 1080.

Hình 25 - Đánh số AU-4-4c trong khung STM-256

6.3.1.4 Đánh số AU-4-16c (VC-4-16c) trong khung STM-256

AU-4-16c được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D là số của AUG-16 (được đánh số từ 1 đến 4), C, B và A luôn có giá trị là 0. (xem Hình 26). Vị trí của AU-4-16c (E,D,0,0,0) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

...

...

...

Hình 26 - Đánh số AU-4-16c trong khung STM-256

6.3.1.5 Đánh số AU-4-64c (VC-4-64c) trong khung STM-256

AU-4-16c được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D, C, B và A luôn có giá trị là 0. (xem Hình 27). Vị trí của AU-4-64c (E,0,0,0,0) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 64] + 64 x [E - 1] + 256 x [X DIV 64] với X = 1 đến 17 280.

Hình 27 - Đánh số AU-4-64c trong khung STM-256

6.3.1.6 Đánh số AU-4-256c trong khung STM-256

Trong khung STM-256 chỉ có thể chứa được một AU-4-256c. Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0, 0, 0, 0, 0)

...

...

...

STM-64 có thể bao gồm 4 AUG-16, được đánh số từ #1 đến #4:

- AUG-16 #1 nằm ở các cột 1…16, 65…80, 129…144… của khung STM-64;

- AUG-16 #2 nằm ở các cột 17…32, 81…96, 145…160… của khung STM-64;

- AUG-16 #3 nằm ở các cột 33…48, 97…112, 161…176,… của khung STM-64;

- AUG-16 #4 nằm ở các cột 49…64, 113…128, 177…192 của khung STM-64.

Mỗi AUG-16 có thể bao gồm 4 AUG-4, được đánh số từ #1 đến #4. Mỗi AUG-4 có thể bao gồm 4 AUG-1, được đánh số từ #1 đến #4. Mỗi AUG-1 có thể bao gồm 4 AU-3s, được đánh số từ #1 đến #3.

6.3.2.1 Đánh số các AU-4 (VC-4) trong khung STM-64

AU-4 được đánh số ở dạng #D, #C, #B, #A, trong đó D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A luôn bằng 0 (xem Hình 28). Vị trí của AU-4 (D,C,B,0) trong khung STM-64 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = 1 + 16 X [D - 1] + 4 x [C - 1] + [B - 1] + 64 x [X - 1]  với X = 1 đến 270.

...

...

...

Hình 28 - Đánh số AU-4 trong khung STM-64

6.3.2.2 Đánh số các AU-3 (VC-3) trong khung STM-64

AU-3 được đánh số ở dạng #D, #C, #B, #A, trong đó D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A là số của AU-3 (được đánh số từ 1 đến 3). (xem Hình 29). Vị trí của AU-3 (D,C,B,A) trong khung STM-64 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = 1 + 16 X [D - 1] + 4 x [C - 1] + [B - 1] + 64 x [A - 1] + 192 x  [X - 1]  với X = 1 đến 90.

Hình 29 - Đánh số AU-3 trong khung STM-64

6.3.2.3 Đánh số các AU-4-4c (VC-4-4c) trong khung STM-64

AU-4-4c được đánh số ở dạng #D, #C, #B, #A, trong đó D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B và A luôn có giá trị là 0 (xem Hình 30). Vị trí của AU-4-4c (D,C,0,0) trong khung STM-64 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 4] + 16 X [D - 1] + 4 x [C - 1] + 64 x [X DIV 4]  với X = 1 đến 1080.

...

...

...

Hình 30 - Đánh số AU-4-4c trong khung STM-64

6.3.2.4 Đánh số các AU-4-16c (VC-4-16c) trong khung STM-64

AU-4-16c được đánh số ở dạng #D, #C, #B, #A, trong đó D là số của AUG-16 (được đánh số từ 1 đến 4), C, B và A luôn có giá trị là 0 (xem Hình 31). Vị trí của AU-4-16c (D,0,0,0) trong khung STM-64 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 16] + 16 X [D - 1] + 64 x [X DIV 16]  với X = 1 đến 4320.

Hình 31 - Đánh số AU-4-16c trong khung STM-64

6.3.3 Đánh số AU-4-64c trong khung STM-64

Trong khung STM-64 chỉ có thể chứa được một AU-4-64c. Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0, 0, 0, 0)

6.3.4 Đánh số AU-n (VC-n) trong khung STM-16

...

...

...

- AUG-4#1 nằm ở các cột 1…4, 17…20, 33…36,… của khung STM-16;

- AUG-4#2 nằm ở các cột 5…8, 21…24, 36…40,… của khung STM-16;

- AUG-4#3 nằm ở các cột 9…12, 25…28, 41…44,… của khung STM-16;

- AUG-4#4 nằm ở các cột 13…16, 29…32, 45…48,… của khung STM-16.

Mỗi AUG-4 có thể bao gồm 4 AUG-1, được đánh số từ #1 đến #4. Mỗi AUG-1 có thể bao gồm 3 AU-3, được đánh số từ #1 đến #3.

6.3.4.1 Đánh số AU-4 (VC-4) trong khung STM-16

AU-4 được đánh số ở dạng #C, #B, #A, trong đó C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A luôn bằng 0. (xem Hình 32). Vị trí của AU-4 (C,B,0) trong khung STM-16 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 1 + 4 x [C - 1] + [B - 1] + 16 x [X - 1] với X = 1 đến 270.

...

...

...

6.3.4.2 Đánh số AU-3 (VC-3) trong khung STM-16

AU-3 được đánh số ở dạng #C, #B, #A, trong đó C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A là số của AU-3 (được đánh số từ 1 đến 3). (xem Hình 33). Vị trí của AU-3 (C,B,A) trong khung STM-16 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 1 + 4 x [C - 1] + [B - 1] + 16 x [A - 1] + 48 x [X - 1] với X = 1 đến 90.

Hình 33 - Đánh số AU-3 trong khung STM-16

6.3.4.3 Đánh số AU-4-4c 4(VC-4-4c) trong khung STM-16

AU-4-4c được đánh số ở dạng #C, #B, #A, trong đó C là số của AUG-4 (được đánh số từ 1 đến 4), B, và A luôn bằng 0. (xem Hình 34). Vị trí của AU-4-4c (C,0,0) trong khung STM-16 sẽ nằm ở các cột được xác định như sau:

Cột thứ 4X-3 = 1 + [C - 1] + 16 x [X - 1] với X = 1 đến 270.

Cột thứ 4X-2 = 2 + [C - 1] + 16 x [X - 1] với X = 1 đến 270.

...

...

...

Cột thứ 4X = 4 + [C - 1] + 16 x [X - 1] với X = 1 đến 270.

Hình 34 - Đánh số AU-4-4c trong khung STM-16

6.3.4.4 Đánh số AU-4-16 trong khung STM-16

Trong khung STM-16 chỉ có thể chứa được một AU-4-16c. Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0, 0, 0)

6.3.5 Đánh số AU-n (VC-n) trong khung STM-4

STM-4 có thể bao gồm 4 AUG-1, được đánh số từ #1 đến #4:

- AUG-1#1 nằm ở các cột 1, 5, 9, … của khung STM-4;

- AUG-1#2 nằm ở các cột 2, 6, 10, … của khung STM-4;

...

...

...

- AUG-1#4 nằm ở các cột 4, 8, 12, … của khung STM-4.

Mỗi AUG-1 có thể bao gồm ba AU-3, được đánh số từ #1 đến #3.

6.3.5.1 Đánh số AU-4 (VC-4) trong khung STM-4

AU-4 được đánh số ở dạng #B, #A, trong đó B là số của AUG-1 (được đánh số từ 1 đến 4), và A luôn bằng 0 (xem Hình 35). Vị trí của AU-4 (B,0) trong khung STM-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 1 + [B - 1] + 4 x [X - 1] với X = 1 đến 270.

Vì vậy, AU-4 (1,0) sẽ nằm ở các cột 1, 5, 9, …, 1077 của khung STM-4 và AU-4 (4,0) sẽ nằm ở các cột số 4, 8, 12,…, 1080 của khung STM-4.

Hình 35 - Đánh số AU-4 trong khung STM-4

6.3.5.2 Đánh số AU-3 (VC-3) trong khung STM-4

...

...

...

Cột thứ X = 1 + [B - 1] + 4 x [A - 1] + 12 x [X - 1] với X = 1 đến 90.

Hình 36 - Đánh số AU-3 trong khung STM-4

6.3.5.3 Đánh số AU-4-4c trong khung STM-4

Trong khung STM-4 chỉ có thể chứa được một AU-4-4c. Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0,0)

6.3.6 Đánh số AU-n (VC-n) trong khung STM-1

6.3.6.1 Đánh số AU-4 (VC-4) trong khung STM-1

Trong khung STM-1 chỉ có thể chứa được một AU-4 (VC-4). Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0)

6.3.6.2 Đánh số AU-3 (VC-3) trong khung tín hiệu STM-1

...

...

...

Cột thứ X = 1 + [A - 1] + 3 x [X - 1] với X = 1 đến 90.

Hình 37 - Đánh số AU-3 trong khung STM-1

6.3.7 Đánh số AU-3 (VC-3) trong khung STM-0

Trong khung STM-0 chỉ có thể chứa được một AU-3 (VC-3). Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0)

6.3.8 Đánh số TU-3 trong khung VC-4

Mỗi VC-4 có thể bao gồm 3 TUG-3, được đánh số từ #1 đến #3:

- TUG-3#1 (tương ứng với TUG-3 (A) trong Hình 17) nằm ở các cột 7, 10,…, 259 của khung VC-4;

- TUG-3#2 (tương ứng với TUG-3 (B) trong Hình 17) nằm ở các cột 5, 8, 11,…, 260 của khung VC-4;

...

...

...

Mỗi TUG-3 có thể bao gồm một TU-3. TU-3 được đánh số ở dạng #K, #L, #M, trong đó K là số của TUG-3 (được đánh số từ 1 đến 3), L và M luôn bằng 0. Vị trí của TU-3 (K,0,0) trong khung VC-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 4 + [K - 1] + 3 x [X - 1] với X =1 đến 86.

6.3.9 Đánh số TU-2 trong khung VC-4

Mỗi TUG-3 có thể bao gồm 7 TUG-2, được đánh số từ #1 đến #7 và mỗi TUG-2 sẽ có 1 TU-2. TU-2 được đánh số ở dạng #K, #L, #M, trong đó K là số của TUG-3 (được đánh số từ 1 đến 3), L là số của TUG-2 (được đánh số từ 1 đến 7) và M luôn bằng 0. Vị trí của TU-2 (K, L, 0) trong khung VC-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 10 [K - 1] + 3 x [L - 1]  21 x [X - 1] với X = 1 đến 12

6.3.10 Đánh số TU-12 trong khung VC-4

Mỗi TUG-3 có thể bao gồm 7 TUG-2, được đánh số từ #1 đến #7 và mỗi TUG-2 sẽ có 3 TU-12 được đánh số từ #1 đến #3.

TU-12 được đánh số ở dạng #K, #L, #M, trong đó K là số của TUG-3 (được đánh số từ 1 đến 3), L là số của TUG-2 (được đánh số từ 1 đến 7) và M là số của TU-12 (được đánh số từ 1 đến 3). Vị trí của TU-12 (K, L, M) trong khung VC-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 10 [K - 1] + 3 x [L - 1]  21 x [M - 1] 63 x [X - 1] với X = 1 đến 4

...

...

...

Mỗi TUG-3 có thể bao gồm 7 TUG-2, được đánh số từ #1 đến #7 và mỗi TUG-2 sẽ có 4 TU-11 được đánh số từ #1 đến #4.

TU-11 được đánh số ở dạng #K, #L, #M, trong đó K là số của TUG-3 (được đánh số từ 1 đến 3), L là số của TUG-2 (được đánh số từ 1 đến 7) và M là số của TU-11 (được đánh số từ 1 đến 4). Vị trí của TU-11 (K, L, M) trong khung VC-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 10 [K - 1] + 3 x [L - 1]  21 x [M - 1] 84 x [X - 1] với X = 1 đến 3

6.3.12 Đánh số TU-2 trong khung VC-3

Mỗi VC-3 có thể bao gồm 7 TUG-2, được đánh số từ #1 đến #7 và mỗi TUG-2 sẽ có 1 TU-2.

TU-2 được đánh số ở dạng #L, #M, trong đó L là số của TUG-2 (được đánh số từ 1 đến 7) và M luôn bằng 0. Vị trí của TU-2 (L, 0) trong khung VC-3 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 2 [L - 1]  7 x [X - 1] với X = 1 đến 12

6.3.13 Đánh số TU-12 trong khung VC-3

Mỗi TUG-2 có thể bao gồm 3 TU-12, được đánh số từ #1 đến #3. TU-12 được đánh số ở dạng #L, #M, trong đó L là số của TUG-2 (được đánh số từ 1 đến 7) và M là số của TU-12 (được đánh số từ 1 đến 3). Vị trí của TU-12 (L, M) trong khung VC-3 sẽ nằm ở các cột được xác định như sau:

...

...

...

6.3.14 Đánh các số TU-11 trong khung VC-3

Mỗi TUG-2 có thể bao gồm 4 TU-11, được đánh số từ #1 đến #3. TU-11 được đánh số ở dạng #L, #M, trong đó L là số của TUG-2 (được đánh số từ 1 đến 7) và M là số của TU-11 (được đánh số từ 1 đến 1). Vị trí của TU-11 (L, M) trong khung VC-3 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 2 [L - 1]  7 x [M - 1] 28 x [X - 1] với X = 1 đến 3

CHÚ THÍCH: Số của các khe thời gian trên Hình 36 và Hình 33 không được hiểu là số của cổng nhánh.

Sơ đồ đánh số TU-3

Sơ đồ đánh số TU-2

...

...

...

Hình 38 - Đánh số TU-3, TU-2 và TU-12 trong khung VC-4

Hình 39 - Đánh số TU-11 trong khung VC-4

Sơ đồ đánh số TU-2

Sơ đồ đánh số TU-12

Sơ đồ đánh số TU-11

...

...

...

Bảng 3 - Phân bổ dung lượng của TU-n cho các khe thời gian trong khung VC-4

Địa chỉ #

Địa chỉ #

Địa chỉ #

TU-3

TU-2

TU-12

...

...

...

TS#

TU-3

TU-2

TU-12

TU-11

TS#

TU-3

TU-2

TU-12

...

...

...

TS#

100

110

120

...

...

...

130

140

150

...

...

...

160

170

111

112

...

...

...

121

122

123

131

132

133

...

...

...

142

143

151

152

153

161

162

...

...

...

171

172

173

111

112

113

114

121

...

...

...

123

124

131

132

133

134

141

142

143

...

...

...

151

152

153

154

161

162

163

164

171

...

...

...

173

174

1

22

43

64

4

25

46

...

...

...

7

28

49

70

10

31

52

73

13

...

...

...

55

76

16

37

58

79

19

40

61

...

...

...

200

210

220

...

...

...

240

250

...

...

...

260

270

211

212

213

...

...

...

221

222

223

231

232

233

241

...

...

...

243

251

252

253

261

262

263

...

...

...

271

272

273

211

212

213

214

221

...

...

...

223

224

231

232

233

234

241

242

243

...

...

...

251

252

253

254

261

262

263

264

271

...

...

...

273

274

2

23

44

65

5

26

47

...

...

...

8

29

50

71

11

32

53

74

14

...

...

...

56

77

17

38

59

80

20

41

62

...

...

...

300

310

320

...

...

...

340

350

...

...

...

360

370

311

312

313

...

...

...

321

322

323

331

332

333

341

...

...

...

343

351

352

353

361

362

363

...

...

...

371

372

373

311

312

313

314

321

322

...

...

...

324

331

332

333

334

341

342

343

344

...

...

...

352

353

354

361

362

363

364

371

372

...

...

...

374

3

24

45

66

6

27

48

69

...

...

...

30

51

72

12

33

54

75

15

36

...

...

...

78

18

39

60

81

21

42

63

84

...

...

...

Bảng 4 - Phân bổ dung lượng của TU-n cho các khe thời gian trong khung VC-3

Địa chỉ #

TU-2

TU-12

TU-11

TS#

10

...

...

...

20

30

40

...

...

...

50

60

...

...

...

70

11

12

13

21

...

...

...

23

31

32

33

41

42

43

...

...

...

51

52

53

61

62

63

71

...

...

...

73

11

12

13

14

21

22

23

...

...

...

31

32

33

34

41

42

43

44

51

...

...

...

53

54

61

62

63

64

71

72

73

...

...

...

1

8

15

22

2

9

16

23

3

...

...

...

17

24

4

11

18

25

5

12

19

...

...

...

6

13

20

27

7

14

21

28

Địa chỉ = TUG-2#, TU-1# = #L, #M

...

...

...

7.1 Con trỏ AU-n

7.1.1 Vị trí của con trỏ

Con trỏ AU-4 nằm trong các byte H1, H2, H3 như quy định trên Hình 41. Ba con trỏ AU-3 nằm trong các byte H1, H2, H3 như quy định trên Hình 42.

1* Tất cả các byte có giá trị là 1

Y 1001SS11 (các bit S không được quy định)

Hình 41 - Đánh số độ bù con trỏ AU-4

Hình 42 - Đánh số độ bù con trỏ AU-3

...

...

...

Con trỏ chứa trong H1 và H2 xác định vị trí của byte mà ở đó VC-n bắt đầu. 2 byte dành cho con trỏ được ghép thành một từ như trong Hình 43. Mười bit cuối cùng của từ con trỏ (bit 7 - 16) của từ con trỏ mang giá trị con trỏ.

Con trỏ AU-4: Giá trị của con trỏ AU-4 là một số nhị phân nằm trong dải từ 0 đến 782, giá trị này chỉ ra độ bù, tăng 3 byte, giữa con trỏ và byte đầu tiên của VC-4 (xem Hình 41)

Trong trường hợp chỉ thị liên kết, con trỏ có giá trị như sau: "1001" trong các bit từ 1 đến 4, các bit 5-6 là không xác định, các bit từ 7 đến 16 có giá trị là "1" (xem Hình 43). Con trỏ AU được thiết lập về giá trị chỉ thị liên kết trong trường hợp liên kết các AU-4 (xem 7.1.7).

Con trỏ AU-3: Giá trị con trỏ AU-3 là một số nhị phân nằm trong dải từ 0 đến 782 (xem Hình 43). Khi ghép trong khung AUG-1, mối AU-3 sẽ có các byte H1, H2 và H3 tương ứng. Các byte H được thể hiện dưới dạng kế tiếp nhau (Hình 42). Tập các byte H1, H2, H3 đầu tiên sẽ liên quan đến AU-3 đầu tiên, tập các byte H1, H2, H3 thứ hai sẽ liên quan đến AU-3 thứ hai… Đối với mỗi AU-3, các con trỏ sẽ hoạt động độc lập.

Cờ dữ liệu mới

- Cho phép khi có tối thiểu 3 trong 4 bit trùng với mẫu "1001"

- Bị vô hiệu hóa khi có tối thiểu 3 trong 4 bit trùng với mẫu "0110"

- Không hợp lệ với các mã khác

...

...

...

- Đảo 5 D-bit

- Chấp nhận các bit có ý nghĩa lớn nhất

Giá trị con trỏ (b7-b16)

- Dải bình thường là:

Đối với AU-4, AU-3 0-782 nhị nhân

Đối với TU-3 0-764 nhị phân

Chèn dương

- Đảo 5 l-bit

- Chấp nhận các bit có ý nghĩa lớn nhất

...

...

...

- 1001SS1111111111 (SS là các bit không được xác định)

SS
bit

10

Loại AU-n/TU-n

AU-4, AU-4-Xc, AU-3, TU-3

Hình 43 - Mã hóa con trỏ AU-n/TU-3 (H1, H2, H3)

CHÚ THÍCH 1 - Các bit SS của AU-4, AU-4-Xc, AU-3 được xử lý trong thuật toán phát hiện con trỏ (xem phiên bản năm 1997 của ITU-T Rec. G.783). Từ các phiên bản 2000 của các khuyến nghị ITU-T G.783 và G.806, các bit SS không bao hàm trong thuật toán phát hiện con trỏ của AU-n.

CHÚ THÍCH 2 - Con trỏ được thiết lập tất cả về "1" khi AIS xuất hiện.

7.1.3 Hiệu chỉnh tần số

...

...

...

Nếu tốc độ khung của VC-n quá chậm so với AUG-n, giá trị của con trỏ phải tăng lên 1 đơn vị. Hoạt động này được chỉ thị bằng việc đảo các bit 7, 9, 11, 13 và 15 (I-bit) trong từ con trỏ để cho phép lựa chọn theo đa số của 5 bit tại bộ thu. 3 byte chèn dương xuất hiện ngay sau byte H3 cuối cùng trong khung AU-4 chứa các bit I đã được đảo. Các con trỏ tiếp theo sẽ chứa độ lệch mới. Quá trình này được minh họa trên Hình 44.

Hình 44 - Hoạt động hiệu chỉnh của con trỏ AU-4 - Chèn dương

Đối với khung AU-3, byte chèn dương xuất hiện ngay sau byte H3 của khung AU-3 có chứa các bit I bị đảo. Con trỏ tiếp theo đó sẽ chứa độ lệch mới (xem minh họa trên Hình 45).

Hình 45 - Hoạt động hiệu chỉnh con trỏ AU-3 - chèn dương

Nếu tốc độ khung của VC-n quá nhanh so với AUG-N, giá trị của con trỏ phải tăng lên 1 đơn vị. Hoạt động này được chỉ thị bằng việc đảo ngược các bit 8, 10, 12, 14 và 16 (D-bit) trong từ con trỏ để cho phép lựa chọn theo đã số của 5 bit tại bộ thu. 3 byte chèn âm xuất hiện trong byte H3 của khung AU-4 có chứa các bit D bị đảo. Con trỏ tiếp theo sẽ chứa độ lệch mới. Quá trình này được minh họa trên Hình 46.

1* Tất cả các bit trong byte có giá trị là 1

...

...

...

Hình 46 - Hoạt động hiệu chỉnh con trỏ AU-4 - chèn âm

Trong khung AU-3, byte chèn âm xuất hiện trong byte H3 của khung AU-3 có chứa các bit D bị đảo. Con trỏ tiếp theo sẽ chứa độ lệch mới. (xem minh họa trên Hình 47)

Hình 47 - Hoạt động hiệu chỉnh con trỏ AU-3 - Chèn âm

7.1.4 Cờ dữ liệu mới (NDF)

Bit 1-4 (N-bit) của từ con trỏ chứa NDF cho phép sự thay đổi tùy ý của con trỏ nếu nguyên nhân của sự thay đổi này là do sự thay đổi trong phần tải tin. Chế độ hoạt động bình thường được chỉ thị bởi mã "0110" trong các N-bit. NDF được chỉ thị bằng việc đảo các N-bit thành "1001". NDF được hiểu là cho phép khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "1001". NDF được hiểu là bị vô hiệu hóa khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "0110". Các giá trị còn lại ("0000", "0011", "0101", "1010", "1100" và "1111") được hiểu là các giá trị không hợp lệ.

7.1.5 Tạo con trỏ

Các qui tắc để tạo con trỏ AU-n:

1. Ở trạng thái hoạt động bình thường, con trỏ chỉ ra vị trí bắt đầu của VC-n trong khung AU-n. NDF được thiết lập về "0110"

...

...

...

3. Nếu có yêu cầu chèn dương, giá trị của con trỏ hiện tại được gửi với các bit I được đảo ngược và cơ hội chèn dương tiếp theo đó được điền đầy với thông tin giả. Các con trỏ tiếp theo chứa giá trị bằng giá trị của con trỏ trước được tăng thêm 1 đơn vị. Nếu giá trị của con trỏ đã đạt cực đại, con trỏ tiếp theo sẽ được thiếp lập về 0. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

4. Nếu có yêu cầu chèn âm, giá trị của con trỏ hiện tại được gửi với các bit D được đảo ngược và cơ hội chèn âm tiếp theo đó được điền đầy với thông tin thật. Các con trỏ tiếp theo chứa giá trị bằng giá trị của con trỏ trước được giảm đi 1 đơn vị. Nếu giá trị của con trỏ đã đạt 0, con trỏ tiếp theo sẽ được thiết lập về giá trị cực đại. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

5. Nếu có sự thay đổi trong việc ánh xạ VC-n vì các lý do nào khác với điểm 3 và 4 ở trên, giá trị con trỏ mới phải được gửi đi kèm theo NDF được thiết lập về "1001". NDF chỉ xuất hiện trong khung đầu tiên (là khung có chứa các giá trị mới). Vị trí mới của VC-n sẽ bắt đầu tại độ lệch được thiết lập bởi giá trị mới của con trỏ. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

7.1.6 Thông dịch con trỏ

Các qui tắc thông dịch con trỏ:

1. Ở chế độ làm việc bình thường, con trỏ xác định vị trí bắt đầu của VC-n trong khung AU-n.

2. Bất kỳ sự thay đổi nào về giá trị của con trỏ hiện tại cũng đều được bỏ qua trừ khi có giá trị thích hợp mới của con trỏ xuất hiện trong 3 khung liên tiếp hoặc trước đó có xảy ra một trong ba các hoạt động 3, 4 hoặc 5 ở trên.

3. Nếu đa số trong số các bit I bị đảo, tức là chỉ thị có chèn dương. Giá trị con trỏ tiếp theo đó sẽ được tăng lên 1 đơn vị.

4. Nếu đa số trong số các bit D bị đảo, tức là chỉ thị có chèn âm. Giá trị con trỏ tiếp theo đó sẽ bị giảm đi 1 đơn vị.

...

...

...

7.1.7 Liên kết các AU-4

Xem 10.1 và 10.2.

7.2 Con trỏ TU-3

7.2.1 Vị trí của con trỏ TU-3

Ba con trỏ TU-3 được chứa riêng biệt trong 3 byte H1, H2 và H3 như trên Hình 48.

Hình 48 - Đánh số độ bù con trỏ TU-3

7.2.2 Giá trị con trỏ TU-3

Giá trị con trỏ chứa trong các byte H1 và H2 chỉ ra vị trí bắt đầu của VC-3. Hai byte dành cho chức năng con trỏ được ghép thành một từ như trên Hình 43. Mười bit cuối cùng của từ con trỏ (bit 7 - 16) mang giá trị con trỏ.

...

...

...

7.2.3 Hiệu chỉnh tần số

Khi có sự lệch về tần số giữa tốc độ khung của TU-3 và VC-3, giá trị con trỏ sẽ tăng lên hoặc giảm đi tùy theo đó là chèn dương hay chèn âm. Hoạt động của con trỏ phải được phân cách nhau tối thiểu là 3 khung (tức là theo các nhóm 4 khung) trong đó khoảng thời gian đó giá trị của con trỏ được giữ nguyên.

Nếu tốc độ khung của VC-3 quá chậm so với TU-3, giá trị của con trỏ sẽ tăng lên 1 đơn vị. Hoạt động này được chỉ thị bằng việc đảo các bit 7, 9, 11, 13 và 15 (I- bit) trong từ con trỏ để cho phép lựa chọn theo đa số của 5 bit tại bộ thu. Byte chèn dương xuất hiện ngay sau từng byte H3 trong khung TU-3 chứa các bit I đã được đảo. Các con trỏ TU-3 tiếp theo sẽ chứa độ lệch mới.

Nếu tốc độ khung của VC-3 quá nhanh so với TU-3, giá trị của con trỏ sẽ giảm đi 1 đơn vị. Hoạt động này được chỉ thị bằng việc đảo các bit 8, 10, 12, 14 và 16 (D- bit) trong từ con trỏ để cho phép lựa chọn theo đa số của 5 bit tại bộ thu. Các byte chèn âm xuất hiện ngay trong từng byte H3 trong khung TU-3 chứa các bit D đã được đảo. Các con trỏ TU-3 tiếp theo sẽ chứa độ lệch mới.

7.2.4 Cờ dữ liệu mới (NDF)

Bit 1-4 (N-bit) của từ con trỏ chứa NDF cho phép sự thay đổi tùy ý của con trỏ nếu nguyên nhân của sự thay đổi này là do sự thay đổi trong VC-3. Chế độ hoạt động bình thường được chỉ thị bởi mã "0110" trong các N-bit. NDF được chỉ thị bằng việc đảo các N-bit thành "1001". NDF được hiểu là cho phép khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "1001". NDF được hiểu là bị vô hiệu hóa khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "0110". Các giá trị còn lại ("0000", "0011", "0101", "1010", "1100" và "1111") được hiểu là các giá trị không hợp lệ. Việc đồng bộ mới được chỉ thị bằng giá trị của con trỏ kèm theo đó là NDF có tác dụng tại độ lệch được chỉ thị.

7.2.5 Tạo con trỏ

1. Ở trạng thái hoạt động bình thường, con trỏ chỉ ra vị trí bắt đầu của VC-3 trong khung TU-3. NDF được thiết lập về "0110"

2. Giá trị con trỏ có thể thay đổi bởi một trong các hoạt động ở các bước 3, 4, 5.

...

...

...

4. Nếu có yêu cầu chèn âm, giá trị của con trỏ hiện tại được gửi với các bit D được đảo ngược và cơ hội chèn âm tiếp theo đó được điền đầy với thông tin thật. Các con trỏ tiếp theo chứa giá trị bằng giá trị của con trỏ trước được giảm đi 1 đơn vị. Nếu giá trị của con trỏ đã đạt 0, con trỏ tiếp theo sẽ được thiết lập về giá trị cực đại. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

5. Nếu có sự thay đổi trong việc ánh xạ VC-3 vì các lý do nào khác với điểm 3 và 4 ở trên, giá trị con trỏ mới phải được gửi đi kèm theo NDF được thiết lập về "1001". NDF chỉ xuất hiện trong khung đầu tiên (là khung có chứa các giá trị mới). Vị trí mới của VC-3 sẽ bắt đầu tại độ lệch được thiết lập bởi giá trị mới của con trỏ. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

7.2.6 Thông dịch con trỏ

Các qui tắc thông dịch con trỏ:

1. Ở chế độ làm việc bình thường, con trỏ xác định vị trí bắt đầu của VC-3 trong khung TU-3

2. Bất kỳ sự thay đổi nào về giá trị của con trỏ hiện tại cũng đều được bỏ qua trừ khi có giá trị thích hợp mới của con trỏ xuất hiện liên trong 3 khung liên tiếp hoặc trước đó có xảy ra một trong ba các hoạt động 3, 4 hoặc 5 ở trên (xem 8.2.5)

3. Nếu đa số trong số các bit I bị đảo, tức là chỉ thị có chèn dương, giá trị con trỏ tiếp theo đó sẽ được tăng lên 1 đơn vị.

4. Nếu đa số trong số các bit D bị đảo, tức là chỉ thị có chèn âm, giá trị con trỏ tiếp theo đó sẽ bị giảm đi 1 đơn vị

5. Nếu giá trị của cờ NDF là cho phép, thì giá trị con trỏ mới sẽ thay thế giá trị con trỏ hiện tại với độ lệch được chỉ thị bởi con trỏ mới trừ trường hợp bộ thu ở trạng thái mất con trỏ. Con trỏ TU-2, TU-12 và TU-11.

...

...

...

7.3.1 Vị trí của con trỏ TU-2, TU-12 và TU-11

Các con trỏ TU-2, TU-12 và TU-11 được chứa trong các byte V1 và V2 như quy định trên Hình 49.

TU Khối nhánh

VC Con-ten-nơ ảo

V1 Con trỏ TU thứ nhất

V2 Con trủ TU thứ 2

V3 Con trỏ TU thứ 3

V4 Dự phòng

...

...

...

Hình 49 - Ánh xạ các container ảo trong đa khung TU

7.3.2 Giá trị của con trỏ TU-2, TU-12 và TU-11

Từ con trỏ TU được quy định trên Hình 50. Hai bit S (bit 5 và bit 6) chỉ ra loại TU. Giá trị con trỏ (nằm ở các bit 7 - 16) là một số nhị phân chỉ ra độ lệch giữa byte V2 và byte đầu tiên của VC-2, VC-12 hoặc VC-11. Phạm vi của độ lệch là khác nhau đối với từng loại TU như quy định trên Hình 51. Các byte con trỏ không được tính đến khi tính toán độ lệch.

I Tăng

D Giảm

N Cờ dữ liệu mới

Cờ dữ liệu mới

- Cho phép khi có tối thiểu 3 trong 4 bit trùng với mẫu "1001"

...

...

...

- Không hợp lệ với các mã khác

Chèn âm

- Đảo 5 D-bit

- Chấp nhận các bit có ý nghĩa lớn nhất

Giá trị con trỏ

- Dải bình thường là:

Đối với TU-2: 0-427 nhị phân

Đối với TU-12: 0-139 nhị phân

Đối với TU-11: 0-103 nhị phân

...

...

...

­­- Đảo 5 I-bit

- Chấp nhận các bit có ý nghĩa lớn nhất

Chỉ thị liên kết

- 1001SS1111111111 (SS là các bit không được xác định)

Hình 50 - Mã hóa con trỏ TU-2, TU-12 và TU-11

V1 PTR1

V2 PTR2

V3 PTR3 (hoạt động)

...

...

...

Hình 51 - Bù con trỏ TU-2, TU-12 và TU-11

7.3.3 Hiệu chỉnh tần số của TU-2, TU-12 và TU-11

Con trỏ TU-2, TU-12 và TU-11 được sử dụng để hiệu chỉnh tần số của VC-2, VC-12, VC-11 theo cách giống như con trỏ TU-3 được sử dụng để hiệu chỉnh tần số của VC-3. Cơ hội chèn dương nằm ngay sau byte V3. Ngoài ra, V3 cũng được sử dụng như cơ hội chèn âm khi có chèn âm xảy ra, khi đó V3 sẽ được dùng cho tải tin. Điều này được minh họa trên Hình 51. Việc chỉ thị có hay không có cơ hội chèn được thực hiện bằng các bit I và D của con trỏ trong đa khung TU hiện tại. Giá trị chứa trong V3 khi không được sử dụng cho chèn âm không được quy định. Bộ thu sẽ bỏ qua giá trị chứa trong V3 bất cứ khi nào byte V3 không được sử dụng cho chèn âm.

7.3.4 Cờ dữ liệu mới (NDF)

Bit 1-4 (N-bit) của từ con trỏ chứa NDF cho phép sự thay đổi tùy ý của con trỏ nếu nguyên nhân của sự thay đổi này là do sự thay đổi trong phần tải tin. 4 bit được sử dụng cho NDF nhằm cho phép việc sửa lỗi. Chế độ hoạt động bình thường được chỉ thị bởi mã "0110" trong các N-bit. NDF được chỉ thị bằng việc đảo các N-bit thành "1001". NDF được hiểu là cho phép khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "1001". NDF được hiểu là bị vô hiệu hóa khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "0110". Các giá trị còn lại ("0000", "0011", "0101", "1100" và "1111") được hiểu là các giá trị không hợp lệ. Việc đồng bộ mới được chỉ thị bằng giá trị của con trỏ và kèm theo đó là NDF có tác dụng tại độ lệch được chỉ thị.

7.3.5 Tạo và thông dịch con trỏ TU-2, TU-12 và TU-11

Các quy định về tạo và thông dịch con trỏ TU-2, TU-12 và TU-11 cho VC-2, VC-12 và VC-11 tương tự các qui tắc được quy định ở 7.2.5 và 7.2.6 cho con trỏ TU-3 trong đó TU-3 được thay thế bằng TU-2, TU-12 hoặc TU-11 và VC-3 được thay thế bằng VC-2, VC-12 hoặc VC-11.

7.3.6 Liên kết TU-2

Xem quy định trong 10.3 và 10.4

...

...

...

Các bít 5 và 6 của con trỏ TU-2, TU-12 và TU-11 chỉ ra kích thước của TU-m. Có 3 loại kích thước như quy định trên  Bảng 5 dưới đây:

Bảng 5 - Kích thước của TU-2, TU-12 và TU-11

Kích thước

Loại tải

Phạm vi của con trỏ TU-m (trong 500 ms)

00

TU-2

0-427

10

...

...

...

0-139

11

TU-11

0-103

CHÚ THÍCH - Kỹ thuật này chỉ sử dụng cho các mức TU-2, TU-12 và TU-11

7.3.8 Byte chỉ thị đa khung TU-2, TU-12 VÀ TU-11

Byte chỉ thị đa khung TU-2, TU-12 và TU-11 (byte H4) liên quan đến mức thấp nhất của cấu trúc ghép kênh và cung cấp đa khung 500 ms (4-khung). Byte này xác định khung chứa con trỏ TU-2, TU-12 hoặc TU-11. Trên Hình 49 chỉ ra cách ánh xạ các VC-2, VC-12 và VC-11 vào trong đa khung TU-2, TU-12 và TU-11. Giá trị của byte H4, đọc từ VC-4/VC-3 POH chỉ ra pha khung của tải VC-4/VC-3 tiếp theo (xem Hình 52). Mã hóa của byte H4 được quy định trên Hình 53.

Hình 52 - Chỉ thị đa khung 500 ms TU-2, TU-12 và TU-11 sử dụng byte H4

...

...

...

1

2

3

4

5

6

7

8

Khung số

...

...

...

X

X

X

X

X

X

X

X

1

...

...

...

1

1

1

1

1

1

X

X

X

...

...

...

X

X

X

X

0

0

1

1

0

...

...

...

0

1

0

1

2

3

0

...

...

...

X Bit dành cho chuẩn hóa quốc tế trong tương lai. Trong nội địa, giá trị của bit này được đặt là "1".

Hình 53 - Quy định về chuỗi mã hóa byte H4 trong chỉ thị đa khung TU

8. Yêu cầu kỹ thuật cho các byte mào đầu

8.1 Các loại mào đầu

8.1.1 SOH

Thông tin SOH là thông tin được ghép thêm vào phần tải tin để tạo ra khung STM-N. SOH được quy định bao gồm các thông tin về đồng bộ khung, thông tin về bảo dưỡng, thông tin về giám sát chất lượng và các chức năng hoạt động khác. Thông tin SOH được chia thành thông tin mào đầu đoạn lặp (RSOH) và thông tin mào đầu đoạn ghép kênh (MSOH). RSOH được kết cuối tại các chức năng của trạm lặp, còn MSOH được truyền tải trong suốt quá trình lặp và được kết cuối tại các điểm mà AUG-N được tổng hợp nên hoặc tách thành các nhánh thành phần.

CHÚ THÍCH: Phần mào đầu FEC được định nghĩa trong 9.2.4 sử dụng cả RSOH và MSOH. Vì FEC được định nghĩa cho đoạn ghép kênh nên phần mào đầu FEC trong RSOH không được kết cuối tại các chức năng trạm lặp.

Các dòng từ 1-3 của SOH được dành cho RSOH, các dòng từ 5-9 được dành cho MSOH. Trên Hình 56 dưới đây là SOH của STM-1. Chi tiết về SOH được quy định trong 8.2

8.1.2 POH của Container ảo (VC-POH)

...

...

...

- VC-POH bậc cao (VC-4/VC-3 POH): VC-3 POH được ghép vào TUG-2 hoặc C-3 để tạo nên VC-3. VC-4 POH được ghép vào TUG-3 hoặc C-4 để tạo nên VC-4. Các chức năng của POH container ảo bậc cao bao gồm: giám sát chất lượng luồng container ảo, chỉ thị trạng thái cảnh báo, các tín hiệu dành cho mục đích bảo dưỡng và chỉ thị cấu trúc ghép kênh.

- VC-POH bậc thấp (VC-3/VC-2/VC-12/VC-11 POH): POH VC-m bậc thấp (m=11, 12, 2, 3) được ghép vào C-m để tạo nên VC-4. VC-4 POH được ghép vào TUG-3 hoặc C-4 để tạo nên VC-4.

Các chức năng của POH của container ảo bậc thấp bao gồm: giám sát chất lượng luồng container ảo, chỉ thị trạng thái cảnh báo, các tín hiệu dành cho mục đích bảo dưỡng.

Các yêu cầu chi tiết đối với POH được quy định trong 8.3.

8.2 Mô tả SOH

8.2.1 Vị trí của các byte SOH

Vị trí của các byte SOH trong khung STM-N, N ³ 1 được xác định bởi vector S 3 chiều: S(a, b, c), trong đó a(1-3, 5-9) là số của hàng, b(1-9) là số của đa cột và c(1-N) là độ sâu ghép trong đa cột. Xem minh họa trên Hình 54.

Mối quan hệ giữa số của cột và hàng và các tọa độ của vector như sau:

Hàng = a

...

...

...

Đối với STM-0, việc xác định các byte SOH bằng vector 3 chiều là không cần thiết vì tất cả các byte SOH của STM-0 đều có tên <chữ cái> <số>.

Hình 54 - Đánh số vị trí của các byte SOH trong khung STM-N

Nội dung của các byte SOH trong khung STM-0/1/4/16/64/256 được quy định trong các hình từ Hình 55 đến Hình 60.

Hình 55 - STM-0 SOH

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích của quốc gia và cho các mục đích sử dụng khác)

Hình 56 - STM-1 SOH

...

...

...

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành cho sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích quốc gia và cho các mục đích sử dụng khác)

Hình 57 - STM-4 SOH

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành cho sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích quốc gia và cho các mục đích sử dụng khác)

Hình 58 - STM-16 SOH

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành cho sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích quốc gia và cho các mục đích sử dụng khác)

Hình 59 - STM-64 SOH

...

...

...

Hình 60 - STM-256 SOH

8.2.2 Mô tả các byte SOH

8.2.2.1 Đồng bộ khung: A1, A2

Có hai loại byte được định nghĩa cho đồng bộ khung:

- A1: 11110110

- A2: 00101000

Từ đồng bộ khung của khung STM-0 bao gồm một byte A1 và sau đó là một byte A2. Từ đồng bộ khung của khung STM-N (N=1, 4, 16, 64) bao gồm 3 x N byte A1 và sau đó là 3 x N byte A2. Từ đồng bộ khung của khung STM-256 bao gồm 64 byte A1 ở các vị trí từ S (1,3,193) [1,705] đến S (1,4,64) [1,832]. Các byte ở các vị trí S (1,1,1) [1,1] đến S (1,3,192) [1,704] và S (1,465) [833] đến S (1,9,256) [1,1536] được dành cho tương lai.

CHÚ THÍCH: Đối với các byte được dự trữ nằm trong hàng 1 của khung STM-256, lưu ý khi chọn mẫu để đảm bảo cung cấp đủ chuyển tiếp tín hiệu và không có sự mất cân bằng đáng kể nào về DC sau khi tín hiệu được trộn.

8.2.2.2 Truy vết đoạn trạm lặp: J0

...

...

...

Khung 16 byte được dành cho việc truyền tải nhận dạng các điểm truy nhập, các nhận dạng này được định nghĩa trong điều 3/G.831. Byte đầu tiên của khung 16 byte là byte mào đầu và bao gồm cả kết quả tính toán CRC-7 của khung trước đó. 15 byte tiếp theo được sử dụng cho việc truyền tải 15 T.50 ký tự (bản chuẩn quốc tế) nhận dạng điểm truy nhập đoạn. Khung 16 byte được mô tả trên Bảng 6:

Bảng 6 - Khung 16-byte cho vết API

Byte #

Giá trị (bit 1, 2,…, 8)

1

1

C1

C2

C3

...

...

...

C5

C6

C7

2

0

X

X

X

X

...

...

...

X

X

3

0

X

X

X

X

X

...

...

...

X

:

:

:

...

...

...

16

0

X

X

X

X

X

X

X

...

...

...

CHÚ THÍCH 2 - C1C2C3C4C5C6C7 là kết quả tính toán CRC-7 của khung trước đó. C1 là MSB. Chi tiết về việc tính toán CRC-7 được quy định trong phụ lục B

CHÚ THÍCH 3 - XXXXXXX là ký hiệu T.50

Để kết nối các thiết bị có sử dụng chức năng truy vết đoạn trạm lặp với các thiết bị cũ là các thiết bị chỉ có chức năng nhận dạng luồng STM (xem phần chú thích), thiết bị cũ phải có khả năng tạo ra mẫu "0000 0001" trong byte J0.

8.2.2.3 Các byte dự phòng (Z0)

Các byte này nằm ở các vị trí từ S (1,7,2) hoặc [1,6N+2] đến S (1,7,N) hoặc [1,7N] được dành cho chuẩn hóa quốc tế trong tương lai.

8.2.2.4 BIP-8: B1

Byte B1 được sử dụng cho việc giám sát lỗi của đoạn trạm lặp. Chức năng này là mã bit xen kẽ chẵn lẻ 8 (BIP-8) sử dụng tính chẵn. BIP-8 được tính toán trên toàn bộ khung STM-N trước đó sau khi trộn và được đặt trong byte B1 của khung hiện tại trước khi trộn (chi tiết quá trình trộn xem trong 5.5)

CHÚ THÍCH: Mã BIP-X được định nghĩa trong 3.13

8.2.2.5 Kênh nghiệp vụ: E1, E2

...

...

...

8.2.2.6 Kênh người sử dụng E1

Byte E1 được dành cho các mục đích của người sử dụng (ví dụ: cung cấp các kết nối kênh thoại/dữ liệu tạm thời cho các mục đích bảo dưỡng đặc biệt)

8.2.2.7 Kênh thông tin số liệu RS (DCCR): D1-D3

Các byte D1, D2 và D3 được sử dụng để tạo thành kênh 192 kbit/s. Kênh này được sử dụng làm DCC của đoạn lặp.

8.2.2.8 Kênh thông tin số liệu MS (DCCM): D4-D12

Đối với STM-N (N=1, 4, 16, 64, 256), các byte từ D4 đến D12 được sử dụng để tạo thành DCC cho đoạn ghép kênh 576 kbit/s.

8.2.2.9 Kênh thông tin số liệu MS mở rộng (DCCMx): D13-D156

Đối với STM-256, các byte từ D13 đến D156 được sử dụng để tạo thành DCC cho đoạn ghép kênh mở rộng 9216 kbit/s.

- D13 đến D60 nằm ở các vị trí từ S (6,1,9) đến S (6,1,56).

...

...

...

- D109 đến D156 nằm ở các vị trí từ S (8,1,9) đến S (8,1,56).

8.2.2.10 BIP-N x 24: B2

Byte B2 được sử dụng cho chức năng giám sát lỗi đoạn ghép kênh. Chức năng này là mã kiểm tra chẵn lẻ Nx24 (BIP Nx24) sử dụng tính chẵn. BIP-Nx24 được tính toán trên tất cả các bit của khung STM-N trước đó trừ 3 hàng đầu tiên của SOH và được đặt trong byte B2 của khung hiện tại.

Đối với STM-0, N có giá trị là 1/3 tạo nên BIP-8.

8.2.2.11 Kênh chuyển mạch bảo vệ tự động (APS): K1, K2 (b1-b5)

Hai byte K1, K2 được sử dụng cho báo hiệu APS để bảo vệ đoạn ghép kênh. Đồng bộ bit cho các byte này và giao thức hướng bit được quy định trong khuyến nghị ITU-T G.841.

8.2.2.12 MS-RDI: K2 (b6-b8)

Chỉ thị từ xa sai hỏng đoạn ghép kênh (MS-RDI) được sử dụng để gửi lại cho phía thiết bị phát thông báo rằng thiết bị thu đã phát hiện trong luồng tín hiệu đến có sự cố hoặc thiết bị thu đã thu được tín hiệu MS-AIS. MS-RDI được tạo ra bằng cách chèn mã 110 ở các vị trí 6, 7 và 8 của byte K2 trước khi tín hiệu được trộn.

8.2.2.13 Trạng thái đồng bộ S1 (b5-b8)

...

...

...

Bảng 7 - Các mẫu bit SSM

Các bit S1

b5 -b8

Mô tả mức chất lượng tín hiệu đồng bộ SDH

0000

Chất lượng không xác định (mạng đồng bộ hiện tại)

0001

Dự phòng

0010

...

...

...

0011

Dự phòng

0100

SSU-A

0101

Dự phòng

0110

Dự phòng

0111

...

...

...

1000

SSU-B

1001

Dự phòng

1010

Dự phòng

1011

Khuyến nghị ITU-T G.813 Option I (SEC)

1100

...

...

...

1101

Dự phòng

1110

Dự phòng

1111

Không sử dụng cho đồng bộ (chú thích)

CHÚ THÍCH: Bản tin này có thể bị tạo giả khi có sự cố thiết bị xảy ra và sẽ bị tạo giả bởi tín hiệu AIS đoạn ghép kênh. Việc đưa ra bản tin mức chất lượng "không sử dụng cho đồng bộ" là bắt buộc bởi vì khi nhận được AIS đoạn ghép kênh thì cũng không có nghĩa là cổng giao diện nguồn đồng bộ bị sự cố vật lý. Bản tin này cho phép trạng thái này có thể nhận dạng mà không ảnh hưởng đến quá trình phát hiện AIS đoạn ghép kênh.

8.2.2.14 MS-REI: M0, M1

Đối với STM-N (N=0, 1, 4, 16), một byte (M1) được dành cho chỉ thị lỗi từ xa trong đoạn ghép kênh (MS-REI).

...

...

...

CHÚ THÍCH 1: Việc kết nối các thiết bị có hỗ trợ MS-REI và các thiết bị không hỗ trợ MS-REI không thể thực hiện một cách tự động.

CHÚ THÍCH 2: Giao diện STM-64 của các thiết bị được thiết kế theo các phiên bản trước năm 2003 của khuyến nghị G.707 có thể chỉ hỗ trợ một byte M1 REI. Giao diện STM-64 của các thiết bị mới cũng có thể đặt cấu hình để chỉ cung cấp một byte M1 REI.

Với các mức tín hiệu STM-N, byte này truyền tải số các khối bit chèn bị lỗi (trong phạm vi [0, 255/65536] đã được phát hiện bởi BIP-24xN (B2). Đối với STM-0, số này dựa trên  BIP-8 trong  byte B2. Đối với tốc độ STM-16, giá trị này £ 255.

STM-0, tạo M1: Byte M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-8 trong phạm vi [0,8].

STM-0, thông dịch M1: Giá trị của byte M1 được thông dịch như quy định trong Bảng 8

Bảng 8 - Ý nghĩa của M1 STM-0

Mã M1[2-8], các bit

234 5678

Ý nghĩa

...

...

...

000 0001

000 0010

000 0011

:

000 1000

000 1001

000 1010

:

111 1111

...

...

...

1 BIP phạm luật

2 BIP phạm luật

3 BIP phạm luật

:

8 BIP phạm luật

0 BIP phạm luật

0 BIP phạm luật

:

0 BIP phạm luật

...

...

...

STM-1, tạo M1: Byte M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-24 trong phạm vi [0, 24].

STM-1, thông dịch M1: Giá trị của byte M1 được dịch như quy định trong Bảng 9

Bảng 9 - Ý nghĩa của M1 STM-1

M1[2-8], các bit

234 5678

Ý nghĩa

000 0000

000 0001

000 0010

...

...

...

:

001 1000

001 1001

001 1010

:

111 1111

0 BIP phạm luật

1 BIP phạm luật

2 BIP phạm luật

...

...

...

:

24 BIP phạm luật

0 BIP phạm luật

0 BIP phạm luật

:

0 BIP phạm luật

CHÚ THÍCH - Bit 1 của M1 được bỏ qua

STM-4, tạo M1: Byte M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-96 trong phạm vi [0, 96].

STM-4, thông dịch M1: Giá trị của byte M1 được dịch như trong Bảng 10

...

...

...

M1[2-8], các bit

234 5678

Ý nghĩa

000 0000

0 BIP phạm luật

000 0001

1 BIP phạm luật

000 0010

2 BIP phạm luật

...

...

...

3 BIP phạm luật

000 0100

4 BIP phạm luật

000 0101

5 BIP phạm luật

:

:

110 0000

96 BIP phạm luật

...

...

...

0 BIP phạm luật

110 0010

0 BIP phạm luật

:

:

111 1111

0 BIP phạm luật

CHÚ THÍCH - Bit 1 của M1 được bỏ qua.

STM-16, tạo M1: Byte M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-384 trong phạm vi [0, 255].

...

...

...

Bảng 11 - Ý nghĩa của M1 STM-16

M1[2-8], các bit

1234 5678

Ý nghĩa

000 0000

0 BIP phạm luật

000 0001

1 BIP phạm luật

000 0010

...

...

...

000 0011

3 BIP phạm luật

000 0100

4 BIP phạm luật

000 0101

5 BIP phạm luật

:

:

111 1111

...

...

...

STM-64, tạo M0 và M1: Các byte M0 và M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-1536 trong phạm vi [0,1536]. Bit 1 của M0 là bit có ý nghĩa lớn nhất và bit 8 của M1 là bit có ý nghĩa bé nhất. Nếu làm việc với các thiết bị cũ chỉ có một byte REI trong MI, giá trị truyền tải sẽ bị cắt ở 255 và được chèn vào M1.

STM-64, thông dịch M1 và M0: Giá trị trong byte M0 và M1 được dịch như trong. Nếu làm việc với các thiết bị cũ chỉ có một byte REI trong M1, giá trị của M1 được dịch như trong Bảng 12.

CHÚ THÍCH 3: Kết nối giữa các thiết bị không thể thực hiện một cách tự động mà phải đặt lại cấu hình bằng hệ thống quản lý

Bảng 12 - Ý nghĩa của M0 và M1 STM-64

M0[1-8], các bit

1234 5678

M1[1-8], các bit

1234 5678

Ý nghĩa

...

...

...

0000 0000

0 BIP phạm luật

0000 0000

0000 0001

1 BIP phạm luật

0000 0000

0000 0010

2 BIP phạm luật

0000 0000

...

...

...

3 BIP phạm luật

0000 0000

0000 0100

4 BIP phạm luật

0000 0000

0000 0101

5 BIP phạm luật

:

...

...

...

0000 0110

0000 0000

1536 BIP phạm luật

0000 0110

0000 0001

0 BIP phạm luật

0000 0110

0000 0010

0 BIP phạm luật

...

...

...

:

:

1111 1111

1111 1111

0 BIP phạm luật

Bảng 13 - Ý nghĩa M1 STM-64

M1[1-8], các bit

1234 5678

Ý nghĩa

...

...

...

0 BIP phạm luật

0000 0001

1 BIP phạm luật

0000 0010

2 BIP phạm luật

0000 0011

3 BIP phạm luật

0000 0100

4 BIP phạm luật

...

...

...

5 BIP phạm luật

:

:

1111 1111

255 BIP phạm luật

STM-256, tạo M0 và M1: Các byte M0 và M1 sẽ được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-6144 trong phạm vi [0, 6144]. Bit 1 của M0 là bit có ý nghĩa lớn nhất và bit 8 của M1 là bit có ý nghĩa bé nhất.

STM-256, thông dịch M1 và M0: Giá trị trong byte M0 và M1 được dịch như trong Bảng 14.

Bảng 14 - Ý nghĩa của M0 và M1 trong STM-256

M0[1-8], các bits

...

...

...

M1[1-8], các bits

1234 5678

Ý nghĩa

0000 0000

0000 0000

0 BIP phạm luật

0000 0000

0000 0001

1 BIP phạm luật

...

...

...

0000 0010

2 BIP phạm luật

0000 0000

0000 0011

3 BIP phạm luật

0000 0000

0000 0100

4 BIP phạm luật

0000 0000

...

...

...

5 BIP phạm luật

:

:

0001 1000

0000 0000

6144 BIP phạm luật

0001 1000

0000 0001

...

...

...

0001 1000

0000 0010

0 BIP phạm luật

:

:

1111 1111

1111 1111

0 BIP phạm luật

...

...

...

Các byte 6N nằm ở các vị trí S (2,2,X) hoặc [2,N+X], S (2,3,X) hoặc [2,2N+X], S (2,5,X) hoặc [2,4N+X], S (3,2,X) hoặc [3,N+X], S (3,3,X) hoặc [3,2N+X], S(3,5,X) hoặc [3,4N+X] với X=1…N, được để dành cho các ứng dụng phụ thuộc vào môi trường truyền dẫn.

Định nghĩa các byte này không phụ thuộc phạm vi của tiêu chuẩn này.

CHÚ THÍCH: Với SDH vô tuyến, các byte này được định nghĩa trong khuyến nghị ITU-R F.750.

8.2.3 Giao diện chức năng SDH rút gọn

Đối với một số ứng dụng (ví dụ giao diện nội đài), có thể sử dụng giao diện với chức năng SOH rút gọn. Các byte SOH được sử dụng cho giao diện này được quy định trong Bảng 15.

Bảng 15 - Giao diện với các chức năng SOH rút gọn

Byte SOH

Chức năng phát

Chức năng thu

...

...

...

Bắt buộc

Bắt buộc

J0-Z0/C1

Tùy chọn

Tùy chọn

B1

Bắt buộc

Không sử dụng

E1

...

...

...

Không sử dụng

F1

Không sử dụng

Không sử dụng

D1-D3

Không sử dụng

Không sử dụng

B2

Bắt buộc

...

...

...

K1,K2 (APS)

Tùy chọn

Tùy chọn

K2 (MS-AIS)

Bắt buộc

Bắt buộc

K2 (MS-RDI)

Bắt buộc

Bắt buộc

...

...

...

Không sử dụng

Không sử dụng

S1

Không sử dụng, 00001111 được tạo ra

Không sử dụng

M1

Bắt buộc

Tùy chọn

E2

...

...

...

Không sử dụng

Các byte khác

Không sử dụng

Không sử dụng

Bắt buộc: Các tín hiệu này tại giao diện sẽ chứa các thông tin hợp lệ như định nghĩa trong tiêu chuẩn này.

Tùy chọn: Thông tin hợp lệ có thể xuất hiện hoặc không xuất hiện trong các tín hiệu này. Sử dụng các chức năng này như thế nào chỉ là vấn đề nội bộ.

Không sử dụng: Chức năng này không được định nghĩa tại giao diện. Nội dung của các byte này nếu không được quy định sẽ có giá trị là 00000000 hoặc 11111111 tùy theo chuẩn của từng khu vực.

8.2.4 Sửa lỗi trước: P1, Q1

Đối với STM-16, STM-64 và STM-256, các byte P1 và Q1 được dành cho chức năng sửa lỗi trước (FEC) tùy chọn. Chức năng FEC và chi tiết việc sử dụng các byte P1, Q1 cho STM-64 và STM-256 được quy định trong phụ lục A.

...

...

...

8.3 Mô tả POH

8.3.1 VC-4-Xc/VC-4/VC-3 POH

VC-4-Xc POH nằm ở cột đầu tiên trong cấu trúc 9 hàng X x 261 cột của VC-4-Xc.

VC-4 POH nằm ở cột đầu tiên trong cấu trúc 9 hàng 261 cột của VC-4.

VC-3 POH nằm ở cột đầu tiên trong cấu trúc 9 hàng 85 cột của VC-3.

VC-4-Xc/VC-4/VC-3 POH gồm 9 byte có tên J1, B3, C2, G1, F2, H4, F3, K3 và N1. Các byte này được phân loại như sau:

- Các byte hoặc bit sử dụng cho thông tin điểm cuối - điểm cuối với chức năng tải tin độc lập: J1, B3, C2, G1, K3 (b1-b4)

- Các byte tải tin đặc biệt: H4, F2, F3

- Các bit dành cho chuẩn quốc tế trong tương lai: K3 (b5-b8)

...

...

...

CHÚ THÍCH: Thông tin phụ thuộc vào tải tin và không phụ thuộc vào tải trao đổi được với nhau thông qua các cách mã hóa khác trong byte C2 và trong các bit từ 5 đến 7 của byte G1.

8.3.1.1 Truy vết luồng: J1

Đây là byte đầu tiên trong container ảo. Vị trí của nó được xác định bởi con trỏ AU-n (n=3,4) hoặc con trỏ TU-3. Byte này được sử dụng để truyền một cách lặp đi lặp lại thông tin về điểm truy nhập. Khung 16 byte được sử dụng cho việc truyền dẫn này. Khung này cũng giống như khung 16 byte được định nghĩa trong 8.2.2.2 đối với byte J0. Tại biên giới quốc tế hoặc tại biên giới giữa các mạng của các nhà khai thác khác nhau sẽ sử dụng dạng được định nghĩa trong điều 3/G.831 hoặc trừ khi có một sự thỏa thuận nào khác giữa các nhà khai thác. Trong mạng quốc gia hoặc trong phạm vi mạng của một nhà cung cấp, có thể sử dụng khung 64 byte cho việc truyền dẫn thông tin về nhận dạng điểm truy nhập này.

8.3.1.2 BIP-8 luồng: B3

Trong mỗi VC-4-Xc/VC-4/VC-3, byte B3 được sử dụng cho chức năng giám sát lỗi luồng. Chức năng này sẽ là mã BIP-8 sử dụng tính chẵn. BIP-8 luồng được tính toán trên tất cả các bit của VC-4-Xc/VC-4/VC-3 trước đó. Kết quả tính BIP-8 được đặt trong byte B3 của VC-4-Xc/VC-4/VC-3 hiện tại.

8.3.1.3 Nhãn tín hiệu: C2

Byte C2 được sử dụng để cung cấp thông tin về thành phần hoặc trạng thái bảo dưỡng của VC-4-Xc/VC-4/VC-3. Trên bảng 16 là mã Hex cho các byte này.

Bảng 16 - Mã hóa byte C2

MSB LSB

...

...

...

Mã Hex

(chú thích 1)

Ý nghĩa

0 0 0 0 0 0 0 0

00

Không sẵn sàng hoặc không sẵn sàng, có giám sát (chú thích 2)

0 0 0 0 0 0 0 1

01

Dự phòng (chú thích 3)

...

...

...

02

Cấu trúc TUG (xem 6.2)

0 0 0 0 0 0 1 1

03

TU-n bị khóa (chú thích 4)

0 0 0 0 0 1 0 0

04

Ánh xạ không đồng bộ tín hiệu 34 368 kbit/s hoặc 44 736 kbit/s vào C-3 (xem 9.1.2)

0 0 0 0 0 1 0 1

...

...

...

Ánh xạ các tín hiệu thử nghiệm (chú thích 9)

0 0 0 1 0 0 1 0

12

Ánh xạ không đồng bộ tín hiệu 139 264 kbit/s vào C-4 (xem 9.1.1.1)

0 0 0 1 0 0 1 1

13

Ánh xạ tín hiệu ATM (xem 9.2.1 và 9.2.2)

0 0 0 1 0 1 0 0

14

...

...

...

0 0 0 1 0 1 0 1

15

Ánh xạ tín hiệu FDDI [3]-[11] (xem 9.5)

0 0 0 1 0 1 1 0

16

Ánh xạ tín hiệu HDLC/PPP [12], [13] (xem 9.3)

0 0 0 1 0 1 1 1

17

Dành cho mục đích riêng (chú thích 10)

...

...

...

18

Ánh xạ tín hiệu HDLC/LAPS [15] (xem 9.3)

0 0 0 1 1 0 0 1

19

Dành cho mục đích riêng (chú thích 10)

0 0 1 0 0 0 0 0

20

Ánh xạ không đồng bộ ODUk (k=1,2) vào VC-4-Xv (X=17,68), (xem 9.7)

0 0 0 1 1 0 1 0

...

...

...

Ánh xạ khung 10 Gbit/s Ethernet [14], xem phụ lục F

0 0 0 1 1 0 1 1

1B

Ánh xạ GFP, xem 9.6

0 0 0 1 1 1 0 0

1C

Ánh xạ khung kênh sợi quang 10 Gbit/s (chú thích 8)

1 1 0 0 1 1 1 1

CF

...

...

...

1 1 0 1 0 0 0 0

… …

1 1 0 1 1 1 1 1

D0

…

DF

Dành cho mục đích riêng (chú thích 10)

1 1 1 0 0 0 0 1

… …

...

...

...

E1

…

FC

Dành riêng cho mục đích sử dụng của quốc gia

1 1 1 1 1 1 1 0

FE

Tín hiệu đo thử, O.181 - ánh xạ đặc biệt (chú thích 5)

1 1 1 1 1 1 1 1

FF

...

...

...

CHÚ THÍCH 1 - Còn dư 191 mã được dành sử dụng cho tương lai. Phụ lục A/G.806 quy định thủ tục để có được một trong các mã này cho loại tải tin mới.

CHÚ THÍCH 2 - Giá trị "0" chỉ ra rằng không cung cấp kênh giám sát hoặc không cung cấp luồng VC-4-Xc/VC-4/VC-3. Giá trị này được thiết lập khi kết nối mở hoặc trong trường hợp tín hiệu không sẵn sàng, có giám sát không chứa tải tin.

CHÚ THÍCH 3 - Không nên sử dụng giá trị "1" cho các thiết bị được thiết kế sau ngày phiên bản 5 của khuyến nghị G.707 được phê chuẩn (tháng 10/2000). Trước thời điểm này, mã này có nghĩa là "trang bị không theo quy định" và được sử dụng trong trường hợp mã ánh xạ không được định nghĩa trong bảng này, xem mã "05" cho các thiết kế mới. Để liên kết với các thiết bị có thiết kế cũ được thiết kế chỉ phát chỉ giá trị "0" và "1", phải áp dụng như sau:

- Để tương hợp theo chiều ngược, thiết bị cũ sẽ dịch tất cả các giá trị thu được mà khác 0 thành điều kiện trang bị.

- Để tương hợp theo chiều xuôi, khi nhận được giá trị "1" từ thiết bị cũ, thiết bị mới sẽ không tạo ra cảnh báo không phù hợp về tải tin

CHÚ THÍCH 4 - Mã "03", cho mục đích tương hợp ngược, tiếp tục được thông dịch như đã được định nghĩa trước đó thậm chí ngay cả khi ánh xạ đồng bộ byte theo phương thức khóa mode không còn được định nghĩa nữa.

CHÚ THÍCH 5 - Bất kỳ loại ánh xạ nào được định nghĩa trong khuyến nghị ITU-T O.181 mà không tương ứng với các loại ánh xạ được định nghĩa trong tiêu chuẩn này cũng sẽ được đưa vào dạng này.

CHÚ THÍCH 6 - Giá trị "FF" chỉ ra VC-AIS. Giá trị này được tạo ra bởi nguồn TCM nếu có tín hiệu đến không hợp lệ và có tín hiệu thay thế được tạo ra.

CHÚ THÍCH 7 - Giá trị trước đó được dành cho ánh xạ theo kiểu cũ các tín hiệu HDLC/PPP [12], [13]

...

...

...

CHÚ THÍCH 9 - Giá trị "05" chỉ được sử dụng cho các hoạt động thử nghiệm khi mã ánh xạ không được định nghĩa trong bảng này. Xem phụ lục A/G.806 để có thêm thông tin về việc sử dụng mã này.

CHÚ THÍCH 10 - Giá trị mã nay sẽ không còn là đối tượng của việc chuẩn hóa nữa. Xem phụ lục A/G.806 để có thêm thông tin về việc sử dụng các mã này.

8.3.1.4 Trạng thái luồng: G1

Byte G1 được sử dụng để truyền thông tin về trạng thái và chất lượng của luồng về nguồn kết cuối vết VC-4-Xc/VC-4/VC-3 khi bị phát hiện bởi nơi thu nhận kết cuối vết. Đặc tính này cho phép giám sát trạng thái và chất lượng của vết song công tại cả hai đầu hoặc tại bất kỳ điểm nào dọc theo vết. Phân bổ các bit trong G1 được quy định trên Hình 61.

REI

RDI

Dự phòng

Còn dư

1

...

...

...

3

4

5

6

7

8

Hình 61 - Trạng thái luồng VC-4-Xc/VC-4/VC-3 (G1)

Các bit từ 1 đến 4 truyền tải số lượng khối các bit chèn được phát hiện bị lỗi bởi nơi thu nhận kết cuối trail sử dụng mã BIP-8 luồng (B3). Số này có 9 giá trị hợp lệ, từ 0-8 lỗi. 7 giá trị còn lại sẽ được thông dịch là không có lỗi.

Bit 5 được thiết lập về giá trị "1" để chỉ ra rằng có chỉ thị sai hỏng từ xa (RDI) trong luồng VC-4-Xc/VC-4/VC-3 được gửi trở lại nguồn kết cuối vết trong cả 2 trường hợp có sự cố ở tín hiệu trail hoặc tín hiệu server AU-4-Xc/AU-4/AU-3 hoặc TU-3 được phát hiện bởi nơi thu nhận kết cuối trail. RDI không chỉ ra các sai hỏng trong phần tương thích hoặc phần tải tin. Các sai hỏng trong phần kết nối hoặc tại server được chỉ thị bởi RDI (chi tiết xem trong G.783).

...

...

...

Bit 8 được dành cho việc sử dụng trong tương lai và giá trị của bit này chưa được định nghĩa. Bộ thu sẽ bỏ qua nội dung của bit này.

CHÚ THÍCH - Các thiết bị tương thích với phiên bản năm 1993 của khuyến nghị ITU-T I.432.x có thể sử dụng bit 5 của G1 để chỉ thị từ xa LDC.

8.3.1.5 Các kênh dành cho người sử dụng luồng: F2, F3

Các byte F2, F3 được dành cho việc truyền tải thông tin người sử dụng giữa các phần tử luồng. Các byte này phụ thuộc vào tải tin.

Để ánh xạ tín hiệu DQDB vào trong VC-4, 2 octet này được sử dụng để tải các octet thông tin quản lý lớp DQDB (M1 và M2) [1]

8.3.1.6 Chỉ thị vị trí và thứ tự liên kết: H4

Byte H4 được sử dụng để cung cấp chỉ thị đa khung, chỉ thị về trình tự cho việc liên kết ảo các VC-3/VC-4 và chỉ thị về vị trí của tải tin.

Để ánh xạ DQDB vào trong VC-4, byte H4 mang thông tin về ranh giới giữa các khe thời gian và tín hiệu trạng thái tuyến (link status signal - LSS). Các bit 1 và 2 được sử dụng cho mã LSS [1]. Các bit từ 3 đến 8 tạo nên chỉ thị về độ bù khe thời gian. Chỉ thị độ bù khe thời gian sẽ chứa số nhị phân chỉ ra độ bù (tính theo octet) giữa octet H4 đường bao của khe thời gian đầu tiên tiếp theo octet H4. Dải hợp lệ của chỉ thị độ bù khe thời gian là nằm trong phạm vi từ 0 đến 52. Nếu giá trị thu được nằm trong phạm vi từ 53 đến 63 sẽ được hiểu là tình trạng bị lỗi.

8.3.1.7 Kênh chuyển mạch bảo vệ tự động (APS)

...

...

...

8.3.1.8 Byte nhà khai thác mạng: N1

Byte này dành cho chức năng giám sát kết nối chuyển tiếp (TCM). Chi tiết liên quan đến 2 khả năng có thể thực hiện được của các chức năng HO-TCM được quy định trong phụ lục C và D.

8.3.1.9 Tuyến số liệu K3 (b7-b8)

Bit 7 và 8 của byte K3 được dành cho tuyến dữ liệu luồng bậc cao. Các ứng dụng và giao thức của tuyến không thuộc phạm vi của tiêu chuẩn này.

8.3.1.10 Các bit dự phòng: K3 (b5-b6)

Các bit này được dành cho tương lai và hiện tại chưa có giá trị xác định. Bộ thu sẽ bỏ qua nội dung của các bit này.

8.3.2  VC-2, VC-12 và VC-11 POH

Các byte V5, J2, N2 và K4 được dành cho VC-2, VC-12 và VC-11 POH. Byte V5 là byte đầu tiên của đa khung và vị trí của nó được xác định bởi con trỏ TU-2, TU-12 hoặc TU-11. Vị trí của các byte này trong đa khung được quy định trong Hình 49.

CHÚ THÍCH: Thông tin độc lập/phụ thuộc tải tin được trao đổi với nhau bằng các mã khác nhau trong các bit từ 5 đến 7 của byte V5 và các bit từ 5 đến 7 của byte K4.

...

...

...

Byte V5 cung cấp chức năng kiểm tra lỗi, nhãn tín hiệu và trạng thái luồng của các luồng VC-2, VC-12 và VC-11. Chức năng của các bit trong byte V5 được quy định trên Hình 62

BIP-2

REI

RFI

Nhãn tín hiệu

RDI

1

2

3

...

...

...

5

6

7

8

Hình 62 - VC-2, VC-12 và VC-11 POH V5

Các bit 1 và 2 được sử dụng cho việc giám sát chất lượng. Bit 1 được thiết lập sao cho tính chẵn lẻ của tất cả các bit có số lẻ (1, 3, 5 và 7) trong tất cả các byte trong các VC-2, VC-12 hoặc VC-11 trước đó là chẵn và bit 2 được thiết lập tương tự đối với các bit chẵn (2, 4, 6 và 8).

Lưu ý rằng, việc tính toán BIP-2 sẽ bao gồm cả VC-2, VC-12 hoặc VC-11 POH nhưng không bao gồm các byte V1, V2, V3 (chỉ trừ khi các byte này được sử dụng cho chèn âm thì mới được tính) và V4.

Bit 3 là REI của luồng VC-2, VC-12 và VC-11. Bit này được thiết lập về giá trị "1" và được gửi trở lại nơi tạo ra luồng VC-2, VC-12 hoặc VC-11 khi có 1 hoặc nhiều hơn 1 lỗi được BIP-2 phát hiện. Trong các trường hợp còn lại, bit này được thiết lập ở giá trị "0".

Bit 4 là RFI của luồng đồng bộ byte VC-11. Bit này được thiết lập về giá trị 0 nếu có sự cố được phát hiện, và được thiết lập về "1" trong trường hợp còn lại. RFI luồng VC-11 được gửi trở lại nơi kết cuối VC-11. Việc sử dụng và nội dung của các bit này không được định nghĩa cho VC-2 và VC-12.

...

...

...

Các bit từ 5 đến 7 cung cấp thông tin về nhãn tín hiệu của VC-2, VC-12 và VC-11. Với 3 bit này có thể tạo được 8 giá trị nhị phân:

- Giá trị 000 chỉ ra rằng: không cung cấp luồng hoặc giám sát luồng VC-2, VC-12 hoặc VC-11.

- Giá trị 0001 được sử dụng trong các thế hệ thiết bị cũ để chỉ ra rằng cung cấp luồng VC-2, VC-12 hoặc VC-11 với tải tin không đặc biệt.

- Các giá trị khác được sử dụng trong các thế hệ thiết bị mới để chỉ ra các kiểu ánh xạ của tín hiệu như trên Bảng 17.

- Giá trị 101 chỉ ra rằng việc ánh xạ các VC-2, VC-12 hoặc VC-11 được thực hiện bởi nhãn tín hiệu mở rộng như mô tả trong 8.3.2.4.

- Khi nhận được bất kỳ giá trị nào khác 000 thì đều có nghĩa là cung cấp luồng VC-2, VC-12 hoặc VC-11.

Bảng 17 - Mã hóa tín hiệu VC-2, VC-12 và VC-11 V5

b5

b6

...

...

...

Ý nghĩa

0

0

0

Không sẵn sàng hoặc không sẵn sàng, có giám sát

0

0

1

Dự phòng (chú thích 1)

...

...

...

1

0

Không đồng bộ (xem 9.1.3.1, 9.1.4.1 và 9.1.5.1)

0

1

1

Đồng bộ bit, xem 9.1.3.2 và 9.1.5.2 (chú thích 2)

1

0

...

...

...

Đồng bộ byte, xem 9.1.4.2, 9.1.4.3, 9.1.5.3 và 9.1.5.4

1

0

1

Nhãn tín hiệu mở rộng được mô tả trong 8.3.2.4 (chú thích 1)

1

1

0

Tín hiệu đo thử, ánh xạ đặc biệt O.181 (chú thích 3)

...

...

...

1

1

VC-AIS (chú thích 4)

CHÚ THÍCH 1 - Giá trị "1" không nên sử dụng trong bất kỳ thiết bị nào được thiết kế sau ngày phê chuẩn phiên bản 5 của khuyến nghị G.707 (10/2000). Đối với các thiết bị được thiết kế trước ngày này, giá trị này có nghĩa là "luồng không đặc biệt được cung cấp" và sẽ được sử dụng trong các trường hợp khi mà mã ánh xạ không được định nghĩa trong bảng này. Xem mã "101" và nhãn tín hiệu mở rộng "08" trong Bảng 18 cho các thiết kế mới. Để tương tác với các thiết bị cũ (các thiết bị này được thiết kế để chỉ phát giá trị "0" và "1"), áp dụng như sau:

- Để tương hợp theo chiều ngược, thiết bị cũ sẽ dịch bất kỳ giá trị nào khác 0 mà nó thu được thành điều kiện có được trang bị.

- Để tương hợp theo chiều xuôi, khi nhận được giá trị "1" từ thiết bị cũ, thiết bị mới sẽ không tạo ra cảnh báo không phù hợp về tải tin.

CHÚ THÍCH 2 - Trong trường hợp VC-12, mã "3", để tương hợp theo chiều ngược, sẽ tiếp tục được dịch theo qui tắc như trên thậm chí ngay cả khi việc ánh xạ không đồng bộ tín hiệu 2048 kbit/s không còn được quy định nữa.

CHÚ THÍCH 3 - Bất kỳ loại ánh xạ chuỗi không ảo nào được định nghĩa trong khuyến nghị ITU-T O.181 mà không tương ứng với các phương thức ánh xạ trong tiêu chuẩn này đều được qui về loại này.

CHÚ THÍCH 4 - Giá trị "7" thông báo VC-AIS. Giá trị này được tạo ra bởi nguồn TCM nếu không có tín hiệu đến hợp lệ và có tín hiệu thay thế được tạo ra.

...

...

...

8.3.2.2 Truy vết luồng: J2

J2 là byte đầu tiên trong container ảo. Vị trí của nó được xác định bởi con trỏ AU-n (n=3, 4) hoặc con trỏ TU-3. Byte này được sử dụng để truyền một cách lặp đi lặp lại thông tin về điểm truy nhập. Khung 16 byte được sử dụng cho việc truyền dẫn này. Khung này cũng giống như khung 16 byte được định nghĩa trong 9.2.2.2 đối với byte J0. Tại biên giới quốc tế hoặc biên giới giữa các mạng của các nhà khai thác khác nhau sẽ sử dụng dạng được định nghĩa trong điều 3/G.831 hoặc trừ khi có một sự thỏa thuận nào khác giữa các nhà khai thác. Trong mạng quốc gia hoặc trong phạm vi mạng của một nhà cung cấp, có thể sử dụng khung 64 byte cho việc truyền dẫn thông tin về nhận dạng điểm truy nhập này.

CHÚ THÍCH - Các thiết bị được chế tạo trước khi phiên bản năm 1993 của khuyến nghị ITU-T G.709 ra đời có thể không có chức năng này.

8.3.2.3 Byte nhà khai thác mạng: N2

Byte N2 được sử dụng để cung cấp chức năng giám sát kết nối chuyển tiếp (TCM). Chi tiết liên quan đến việc thực hiện LO-TCM được quy định trong phụ lục E.

8.3.2.4 Nhãn tín hiệu mở rộng K4 (b1)

Bit b1 của K4 được sử dụng cho nhãn tín hiệu mở rộng. Nếu nhãn tín hiệu trong các bit từ 5 đến 7 của V5 là 101, nội dung của nhãn tín hiệu mở rộng sẽ là hợp lệ và được mô tả như dưới đây. Với tất cả các giá trị khác của bit 5 đến bit 7 trong byte V5, bit nhãn tín hiệu mở rộng là không xác định và bộ thu sẽ bỏ qua.

Bit chứa đa khung gồm 32 khung như minh họa trên Hình 63. Tín hiệu đồng bộ đa khung MFAS là "0111 1111 110". Nhãn tín hiệu mở rộng được chứa trong các bit từ 12 đến 19. Đa khung ở vị trí 20 phải chứa giá trị "0". 12 bit còn lại được dành cho việc chuẩn hóa trong tương lai phải được thiết lập về "0" và sẽ bị bộ thu bỏ qua.

CHÚ THÍCH 1 - Đa khung liên kết ảo trong bit 2 của K4 sử dụng MFAS của bit này. Điều này có nghĩa rằng, chức năng liên kết ảo cần phải xem xét bit này mà không cần phải khẳng định rằng nhãn tín hiệu V5 là 101.

...

...

...

Mã của nhãn tín hiệu được quy định trong Bảng 18. Các nhãn tín hiệu trong Bảng 17 cho dải từ "0" đến "7" và các nhãn tín hiệu trong Bảng 18 là cho dải từ "08" đến "FF". Hai bảng này sẽ tạo nên nhãn tín hiệu của VC-11/VC-12/VC-2 trong dải từ "00" đến "FF".

CHÚ THÍCH 3 - Nhãn tín hiệu "5" được chỉ thị khi thiết bị không hỗ trợ nhãn tín hiệu mở rộng thu được nhãn tín hiệu mở rộng.

CHÚ THÍCH 4 - Để liên kết với các thiết bị sử dụng ánh xạ ATM trong 10.2.5, có thể sẽ phải chấp nhận tín hiệu V5 có giá trị là "5" mà không cần đa khung bit 1 của K4 được cung cấp.

Bit số

1

2

3

4

5

...

...

...

7

8

9

10

11

12

13

14

15

...

...

...

17

18

19

20

21

22

23

24

25

...

...

...

27

28

29

30

31

32

MFAS

Nhãn tín hiệu mở rộng

0

...

...

...

R

R

R

R

R

R

R

R

R

...

...

...

R

MFAS Bit đồng bộ đa khung

0 Zero

R Bit dự trữ

Hình 63 - Đa khung của bit b1 trong byte K4

Bảng 18 - Mã hóa byte nhãn tín hiệu mở rộng của VC-11/VC-12/VC-2

MSB

LSB

Mã Hex (Chú thích 1)

...

...

...

b12

b13

b14

b15

b16

b17

b18

b19

0    0    0    0

...

...

...

0    0    0    0

0    0    0    0

…

0    1    1    1

00

…

07

Dự phòng (Chú thích 2)

0    0    0    0

...

...

...

08

Ánh xạ tín hiệu thử nghiệm (Chú thích 3)

0    0    0    0

1    0    0    1

09

Ánh xạ tín hiệu ATM xem từ 9.2.3 đến 9.2.5

0    0    0    0

1    0    1    0

0A

...

...

...

0    0    0    0

1    0    1    1

0B

Ánh xạ tín hiệu HDLC/LAPS [15], xem 9.3

0    0    0    0

1    1    0    0

0C

Ánh xạ tín hiệu đo thử kết chuỗi ảo O.181 (Chú thích 4)

0    0    0    0

...

...

...

0D

Ánh xạ GFP, xem 9.6

1    1    0    1

…

1    1    0    1

0    0    0    0

…

1    1    1    1

D0

...

...

...

DF

Dành cho mục đích riêng (Chú thích 5)

1    1    1    1

1    1    1    1

FF

Dự phòng

CHÚ THÍCH 1 - Còn lại 255 mã được dành sử dụng trong tương lai. Thủ tục để có được một trong các mã này cho loại tải tin mới được quy định trong phụ lục A/G.806.

CHÚ THÍCH 2 - Các giá trị từ "00" đến "07" được để tạo ra một cái tên duy nhất cho các mã tín hiệu không mở rộng trong Bảng 17 và các mã tín hiệu mở rộng.

CHÚ THÍCH 3 - Giá trị "08" chỉ được sử dụng cho các hoạt động thử nghiệm khi mà các mã ánh xạ không được định nghĩa trong bảng này. Xem thêm phụ lục A/G.806 để có thêm thông tin về việc sử dụng mã này.

...

...

...

CHÚ THÍCH 5 - 16 giá trị mã này sẽ không là đối tượng để chuẩn hóa nữa. Xem phụ lục A/G.806 để có thêm thông tin về việc sử dụng các mã này.

8.3.2.5 Liên kết ảo bậc thấp K4 (b2)

Bit b2 trong K4 được sử dụng cho chuỗi kết chuỗi ảo bậc thấp. Bit được tạo thành đa khung gồm có 32 khung và tạo nên chuỗi bit gồm có 32 bit. Chức năng này được mô tả trong 11.4.

8.3.2.6 Kênh chuyển mạch bảo vệ tự động (APS)

Các bit này được sử dụng cho báo hiệu APS để bảo vệ các mức luồng bậc thấp. Chức năng này hiện vẫn đang tiếp tục được nghiên cứu.

8.3.2.7 Các bit dự trữ: K4 (b5-b7)

Các bit từ 5 đến 7 của K4 được sử dụng một cách tùy chọn. Nếu tùy chọn này không được sử dụng, các bit này sẽ được thiết lập về "0000" hoặc "111". Bộ thu phải có khả năng bỏ qua nội dung của các bit này.

8.3.2.8 Tuyến số liệu: K4 (b8)

Bit 8 của K4 được dành cho việc tạo nên một tuyến số liệu cho luồng bậc thấp. Ứng dụng và các giao thức của tuyến này không nằm trong phạm vi của tiêu chuẩn này.

...

...

...

9.1 Ánh xạ các tín hiệu loại G.702

Có thể thực hiện thích ứng các tín hiệu nhánh đồng bộ và cận đồng bộ đã định nghĩa trong khuyến nghị ITU-T G.702.

Hình 64 mô tả các kích cỡ và định dạng của TU-11, TU-12 và TU-2.

CHÚ THÍCH - Các byte con trỏ đơn vị nhánh (V1-V4) nằm trong byte 1 (sử dụng một đa khung 4 khung)

Hình 64 - Các kích cỡ và định dạng của TU-11, TU-12 và TU-2

9.1.1 Ánh xạ vào VC-4

9.1.1.1 Ánh xạ cận đồng bộ tín hiệu 139 264 kbit/s

Một tín hiệu 139 264 kbit/s có thể được ánh xạ vào một VC-4 của một khung STM-1 theo như mô tả trong các Hình 65 và Hình 66.

...

...

...

Hình 65 - Ghép VC-4 vào STM-1 và cấu trúc khối của VC-4 dành cho ánh xạ cận đồng bộ tín hiệu 139 264 kbit/s

Tải tin này có thể được sử dụng để mang một tín hiệu 139 264 kbit/s:

- Mỗi hàng trong số 9 hàng đó được chia thành 20 khối, mỗi khối gồm 13 byte (Hình 65).

- Trong mỗi hàng đều có 1 bit cơ hội hiệu chỉnh (S) và 5 bit điều khiển hiệu chỉnh (C) (Hình 66).

- Byte đầu tiên của mỗi khối bao gồm:

· 8 bit dữ liệu (D) (byte W); hoặc

· 8 bit chèn cố định (R) (byte Y); hoặc

· 1 bit điều khiển hiệu chỉnh (C), 5 bit chèn cố định (R) và 2 bit mào đầu (O) (byte X); hoặc

...

...

...

- 12 byte cuối cùng của mỗi khối là các bit dữ liệu (D).

Chuỗi tất cả các byte này được mô tả trong Hình 66.

CHÚ THÍCH: Hình này mô tả một hàng trong cấu trúc VC-4 gồm 9 hàng

Hình 66 - Ánh xạ cận đồng bộ tín hiệu nhánh 139 264 kbit/s vào VC-4

Các bit mào đầu (O) được dành sẵn cho các mục đích trao đổi thông tin mào đầu sau này.

Bộ 5 bit điều khiển đồng chỉnh (C) trong mỗi hàng được sử dụng để điều khiển bit cơ hội hiệu chỉnh tương ứng (S). Nếu CCCCC = 00000 sẽ cho thấy rằng bit S là một bit thông tin, còn CCCCC = 11111 cho thấy rằng bit S là một bit hiệu chỉnh.

Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

Giá trị chứa trong bit S. nếu bit  này được sử dụng như bit đồng chỉnh, hiện chưa được định nghĩa. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong bit này nếu bit này được sử dụng với vai trò là bit hiệu chỉnh.

...

...

...

9.1.2.1 Ánh xạ cận đồng bộ tín hiệu 44 736 kbit/s

Một tín hiệu 44 736 kbit/s có thể được ánh xạ vào một VC-3 như mô tả trong Hình 67.

C Bit điều khiển hiệu chỉnh

D Bit dữ liệu

O Bit mào đầu

R Bit chèn cố định

S Bit cơ hội hiệu chỉnh

Hình 67 - Ánh xạ cận đồng bộ tín hiệu nhánh 44 736 kbit/s vào VC-3

...

...

...

Bộ 5 bit điều khiển hiệu chỉnh được sử dụng để điều khiển bit cơ hội hiệu chỉnh (S). Khi CCCCC = 00000 sẽ cho thấy rằng bit S là một bit dữ liệu, còn CCCCC = 11111 cho thấy rằng bit S là một bit hiệu chỉnh. Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

Giá trị chứa trong bit S, khi bit này được sử dụng như bit hiệu chỉnh, hiện chưa được định nghĩa. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong bit này nếu bit này được sử dụng với vai trò là bit hiệu chỉnh.

9.1.2.2 Ánh xạ cận đồng bộ tín hiệu 34 368 kbit/s

Một tín hiệu 34 368 kbit/s có thể được ánh xạ vào một VC-3 như mô tả trong Hình 68.

C Bit điều khiển hiệu chỉnh

D Bit dữ liệu

O Bit mào đầu

R Bit chèn cố định

...

...

...

Hình 68 - Ánh xạ cận đồng bộ tín hiệu nhánh 34 368 kbit/s vào VC-3

Ngoài VC-3 POH,  VC-3 còn chứa cả phần tải tin gồm 9 x 84 byte, mỗi byte dài 125 ms. Phần tải tin này được chia thành 3 khung con, mỗi khung con bao gồm:

- 1431 bit dữ liệu (D);

- 2 bộ 5 bit điều khiển hiệu chỉnh (C₁, C₂);

- 2 bit cơ hội hiệu chỉnh (S₁, S₂);

- 573 bit chèn cố định (R).

2 bộ 5 bit điều khiển hiệu chỉnh C₁ và C₂ tương ứng được sử dụng để điều khiển 2 bit cơ hội hiệu chỉnh S₁ và S₂.

Khi C₁C₁C₁C₁C₁ = 00000 sẽ cho thấy rằng S₁ là một bit dữ liệu còn C₁C₁C₁C₁C₁ = 11111 cho thấy rằng S₁ là một bit hiệu chỉnh. Các bit C₂ điều khiển S₂ cũng theo cách như vậy. Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

Giá trị chứa trong S₁ và S₂, khi chúng là các bit hiệu chỉnh, hiện chưa được định nghĩa. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong bit này nếu bit này được sử dụng với vai trò là bit hiệu chỉnh.

...

...

...

9.1.3 Ánh xạ vào VC-2

9.1.3.1 Ánh xạ cận đồng bộ tín hiệu 6312 kbit/s

Một tín hiệu 6312 kbit/s có thể được ánh xạ vào một VC-2. Hình 69 mô tả quá trình ánh xạ này trên một chu kỳ 500 ms.

C Bit điều khiển hiệu chỉnh

D Bit dữ liệu

O Bit mào đầu

R Bit chèn cố định

S Bit cơ hội hiệu chỉnh

...

...

...

Bên cạnh VC-2 POH, VC-2 còn gồm 3152 bit dữ liệu, 24 bit điều khiển hiệu chỉnh, 8 bit cơ hội hiệu chỉnh và 32 bit kênh trao đổi thông tin mào đầu. Phần còn lại là các bit chèn cố định (R). Các bit O được dành sẵn cho các mục đích trao đổi thông tin mào đầu sau này.

Hai bộ (C₁, C₂), mỗi bộ gồm 3 bit điều khiển hiệu chỉnh, được tương ứng sử dụng để điều khiển 2 bit cơ hội hiệu chỉnh S₁ và S₂.

Khi C₁C₁C₁ = 000 sẽ cho thấy rằng S₁ là một bit dữ liệu, còn C₁C₁C₁ = 111 cho thấy rằng S₁ là một bit hiệu chỉnh.

Các bit C₂ điều khiển S₂ cũng theo cách như vậy. Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

Giá trị chứa trong S1 và S2, khi chúng là các bit hiệu chỉnh, chưa được xác định. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong bit này nếu bit này được sử dụng với vai trò là bit hiệu chỉnh.

9.1.3.2 Ánh xạ đồng bộ tín hiệu 6312 kbit/s

Ánh xạ đồng bộ các tín hiệu nhánh 6312 kbit/s được mô tả trong Hình 70.

Lưu ý rằng bộ giải đồng bộ thông thường có thể được sử dụng cho cả ánh xạ đồng bộ bit và cận đồng bộ.

...

...

...

O Bit mào đầu

R Bit chèn cố định

Hình 70 - Ánh xạ đồng bộ bit tín hiệu nhánh 6312 kbit/s

9.1.4 Ánh xạ vào VC-12

LƯU Ý - Tham khảo phần 9/G.803 đối với chỉ tiêu lựa chọn khuyến nghị khi lựa chọn ánh xạ tốc độ cơ sở.

9.1.4.1 Ánh xạ cận đồng bộ tín hiệu 2048 kbit/s

Một tín hiệu 2048 kbit/s có thể được ánh xạ vào một VC-12. Hình 71 mô tả quá trình này trên chu kỳ 500 ms.

C Bit điều khiển hiệu chỉnh

...

...

...

O Bit mào đầu

R Bit chèn cố định

S Bit cơ hội hiệu chỉnh

Hình 71 - Ánh xạ cận đồng bộ tín hiệu nhánh 2048 kbit/s

Bên cạnh VC-POH, VC-12 còn gồm 1023 bit dữ liệu, 6 bit điều khiển hiệu chỉnh, 2 bit cơ hội hiệu chỉnh và 8 bit kênh trao đổi thông tin mào đầu. Phần còn lại là các bit chèn cố định (R). Các bit O được dành sẵn cho các mục đích trao đổi thông tin mào đầu sau này.

Hai bộ (C1, C2) mỗi bộ gồm 3 bit điều khiển hiệu chỉnh tương ứng được sử dụng để điều khiển 2 bit cơ hội hiệu chỉnh S1 và S2. Khi C1C1C1 =  000 sẽ cho thấy rằng S1 là một bit dữ liệu, còn C1C1C1 = 111 cho thấy rằng S1 là một bit hiệu chỉnh. C2 điều khiển S2 cũng theo cách như vậy. Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

Giá trị chứa trong S1 và S2, khi chúng là các bit hiệu chỉnh, hiện chưa được định nghĩa. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong bit này nếu bit này được sử dụng với vai trò là bit hiệu chỉnh.

9.1.4.2 Ánh xạ đồng bộ tín hiệu 2048 kbit/s

Hình 72 mô tả việc ánh xạ đồng bộ byte đối với các tín hiệu nhánh 2048 kbit/s tuân theo G.704, ví dụ, báo hiệu kênh chung (CCS) hoặc báo hiệu kênh liên kết (CAS).

...

...

...

R Byte chèn cố định

Hình 72 - Ánh xạ đồng bộ byte tín hiệu nhánh 2048 kbit/s

(30 kênh có báo hiệu kênh chung hoặc báo hiệu kênh liên kết)

9.1.4.3 Ánh xạ đồng bộ byte tín hiệu 31 x 64 kbit/s

Ánh xạ đồng bộ byte các tín hiệu nhánh 31 x 64 kbit/s được mô tả trong Hình 73

R Byte chèn cố định

CHÚ THÍCH : Việc chèn 1 khe thời gian số 0 theo ITU-T G.704 sẽ cho sắp xếp 2048 kbit/s

Hình 73 - Ánh xạ đồng bộ byte tín hiệu 31 x 64 kbit/s

...

...

...

Các cấu trúc ánh xạ khác nhau đã được định nghĩa cho truyền tải các tín hiệu khác 1544 kbit/s và 64 kbit/s. Để hỗ trợ truyền tải tín hiệu 1544 kbit/s qua các mạng SDH và PDH, quy tắc cho kết nối các ánh xạ VC-11 sẽ là sử dụng ánh xạ cận đồng bộ tín hiệu 1544 kbit/s trừ các trường hợp khác khi có sự đồng thuận của các nhà khai thác cung cấp dịch vụ truyền tải. Quy tắc kết nối SDH này không làm thay đổi các khuyến nghị về ánh xạ trong ITU-T G.803. Xem phần 9/G.803 để biết thêm các thông tin về chỉ tiêu lựa chọn và việc chọn lựa các ánh xạ tốc độ cơ sở.

9.1.5.1 Ánh xạ cận đồng bộ tín hiệu 1544 kbit/s

Một tín hiệu 1544 kbit/s có thể được ánh xạ vào một VC-11. Hình 74 mô tả quá trình này trên một chu kỳ 500 ms.

Hình 74 - Ánh xạ cận đồng bộ tín hiệu nhánh 1544 kbit/s

Bên cạnh VC-11 POH, VC-11 còn gồm 771 bit dữ liệu, 6 bit điều khiển hiệu chỉnh, 2 bit cơ hội hiệu chỉnh và 8 bit kênh trao đổi thông tin màu đầu. Phần còn lại là các bit chèn cố định (R). Các bit O được dành sẵn cho các mục đích trao đổi thông tin sau này.

Hai bộ (C₁, C₂), mỗi bộ gồm 3 bit điều khiển hiệu chỉnh, tương ứng được sử dụng để điều khiển 2 bit cơ hội hiệu chỉnh S₁ và S₂.

Khi C­₁C­₁C­₁ = 000 sẽ cho thấy rằng S₁­ là một bit dữ liệu, còn C­₁C­₁C­₁ = 111 cho thấy rằng S­₁ là một bit hiệu chỉnh.

C₂ điều khiển S₂ cũng theo cách như vậy. Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

...

...

...

9.1.5.2 Ánh xạ đồng bộ bit tín hiệu 1544 kbit/s

Ánh xạ đồng bộ bit các tín hiệu nhánh 1544 kbit/s được mô tả trong Hình 75.

Lưu ý rằng một bộ giải đồng bộ thông thường có thể được sử dụng cho ánh xạ đồng bộ bit và cận đồng bộ.

D

O

R

Bit dữ liệu

Bit mào đầu

...

...

...

Hình 75 - Ánh xạ đồng bộ bit tín hiệu nhánh 1544 kbit/s

9.1.5.3 Ánh xạ đồng bộ byte tín hiệu 1544 kbit/s

Ánh xạ đồng bộ byte các tín hiệu nhánh 1544 kbit/s được mô tả trong Hình 76.

F

S

P₁P₀

P₁­P₀

Bit khung nhánh 1544 kbit/s

...

...

...

Chỉ thị pha báo hiệu

00 trên byte báo hiệu đầu tiên của đa khung

Hình 76 - Ánh xạ đồng bộ byte tín hiệu 1544 kbit/s

Các bit S₁, S₂, S₃ và S₄ chứa thông tin báo hiệu cho các kênh 24 ‰ 64 kbit/s. Bit F chứa bit khung 1544 kbit/s. Pha của các bit báo hiệu và bit F được chỉ ra trong các bit P₁ và P₀. Hình 77 mô tả các thông tin này.

Nếu các bit S hoặc F chưa được sử dụng thì các bit này sẽ được đặt là 0.

A_n Bit báo hiệu

B_n Bit báo hiệu

C_n Bit báo hiệu

...

...

...

F Bit tín hiệu đồng chỉnh khung

m Bit tuyến dữ liệu

e_n Bit CRC

FAS Tín hiệu đồng chỉnh khung

S FAS đa khung báo hiệu

Hình 77 - Phân bổ báo hiệu ngoài khe thời gian (báo hiệu 24-kênh)

9.1.5.4 Ánh xạ đồng bộ byte tín hiệu 384 kbit/s

Ánh xạ đồng bộ byte các tín hiệu nhánh chèn 4-byte tốc độ 384 kbit/s được mô tả trong Hình 78.

...

...

...

Các bit S₁, S₂, S₃ và S₄ chứa thông tin báo hiệu cho từng nhóm 4 kênh 384 kbit/s. Phân bổ báo hiệu ngoài khe thời gian đối với các phương pháp báo hiệu kênh liên kết được mô tả trong Hình 79.

Số khung

N

n + 1

n + 2

n + 3

n + 4

n + 5

n + 6

...

...

...

Sử dụng các bit S­_i (i = 1, 2, 3, 4) (các chú thích 1 và 4)

FS

Y₁

Y₂

Y₃

Y₄

Y₅

Y₆

Y₇

...

...

...

(Chú thích 3)

(Chú thích 5)

CHÚ THÍCH 1 - Mỗi S_i (i = 1, 2, 3, 4) cấu thành một đa khung báo hiệu trên 8 khung. Trong S_i chứa chỉ thị pha do vậy các bit PP không thể được sử dụng cho chỉ thị pha.

CHÚ THÍCH 2 - Bit F_s có giá trị là 0, 1 hoặc là chuỗi số 48 bit sau:

A101011011 0000011001 1010100111 0011110110 10000101

Đối với chuỗi số 48 bit này, bit A thường được cố định là trạng thái 1 và được dành sẵn cho mục đích sử dụng tùy chọn. Chuỗi số này được sinh ra theo đã thức nguyên sau (tham khảo khuyến nghị ITU-T X.50):

X⁷ + X⁴ + 1

CHÚ THÍCH 3 - Bit Y­_j (j= 1 đến 6) mang thông tin bảo dưỡng hoặc báo hiệu kênh liên kết. Khi chuỗi 48 bit này được chấp nhận như tín hiệu đồng chỉnh khung F_s thì mỗi bit Y_j (j = 1 đến 6) có thể được định đa khung, như sau:

Y_j1, Y_j2­, …, Y_j12

...

...

...

A011101011011000

Bit A thường được đặt cố định là 1 và được dành sẵn cho mục đích sử dụng tùy chọn. Mỗi bit Y_ji (i = 2 đến 12) đều mang báo hiệu kênh liên kết dành cho các kênh tốc độ con và/hoặc thông tin bảo dưỡng.

CHÚ THÍCH 4 - Tất cả các bit S_i  (F_s, Y₁,…, Y₆ và X) tại trạng thái 1 đều chỉ thị tín hiệu chỉ thị cảnh báo (AIS) của 6 kênh 64 kbit/s.

CHÚ THÍCH 5 - Bit X thường được đặt cố định là trạng thái 1. Khi AIS ngược của 6 kênh 64 kbit/s được yêu cầu thì bit X sẽ được đặt về trạng thái 0

Hình 79 - Phân bổ báo hiệu ngoài khe thời gian

Bảng 19 - Sự khác nhau giữa việc đặt tên của G.707 và G.704

G.707

G.704

S_i

...

...

...

Y_j

S_j

X

S_p

9.1.6 Chuyển đổi VC-11 sang VC-12 để truyền tải qua TU-12

Khi truyền tải một VC-11 trong một TU-12, VC-11 sẽ được thích ứng bằng cách chèn cố định bằng chẵn lẻ dương như mô tả trong Hình 80. Do vậy, tải tin TU-12 thu được có thể được giám sát và đấu chéo trong mạng như đó là một VC-12 có giá trị BIP không thay đổi trong khi vẫn bảo toàn tính toàn vẹn điểm-điểm của luồng VC-11 thực tế.

Hình 80 - Chuyển đổi VC-11 sang VC-12 để truyền tải qua TU-12

9.2 Ánh xạ các tế bào ATM

...

...

...

Trường thông tin của tế bào ATM (48 byte) sẽ được trộn trước khi được ánh xạ vào VC-n hoặc VC-n-X. Khi hoạt động theo chiều ngược lại, sau quá trình kết cuối của tín hiệu VC-n hoặc VC-n-X, trường thông tin của các tế bào ATM sẽ được giải trộn trước khi được đưa vào lớp ATM.

Một bộ trộn tự đồng bộ có đa thức trộn là x⁴³ + 1 sẽ được sử dụng. Bộ trộn này hoạt động trong khoảng thời gian bằng trường thông tin của tế bào. Trong suốt khoảng thời gian của phần mào đầu gồm 5 byte, hoạt động của bộ trộn sẽ bị tạm dừng và trạng thái của bộ trộn sẽ được nhớ. Tế bào đầu tiên được phát đi khi khởi động sẽ bị thay đổi vì bộ giải trộn tại đầu thu sẽ không được đồng bộ với bộ trộn tại đầu phát. Việc trộn trường thông tin của tế bào được yêu cầu nhằm cung cấp sự an toàn trước sự mô tả tế bào sai và trường thông tin tế bào sao chép lại từ đồng chỉnh khung của STM-N.

Khi VC-n hoặc VC-n-X được kết cuối thì tế bào phải được khôi phục lại. Mào đầu tế bào ATM chứa một trường điều khiển lỗi mào đầu (HEC), trường này có thể được sử dụng theo cách tương tự như cách mà một từ đồng chỉnh khung dùng để hoàn thành việc mô tả tế bào. Phương pháp HEC này sử dụng sự tương quan giữa các bit mào đầu sẽ được bảo vệ bởi HEC (32 bit) và bit điều khiển của HEC (8 bit) chứa trong phần mào đầu sau khi tính toán bằng một mã vòng ngắn có đa thức sinh là g(x) = x⁸ + x² + x + 1.

Phần còn lại từ đa thức này sau đó sẽ được cộng vào chuỗi cố định "01010101" nhằm cải thiện chất lượng mô tả tế bào. Phương pháp này tương tự như sự khôi phục đồng chỉnh khung thông thường với từ đồng chỉnh không cố định mà thay đổi giữa từng tế bào.

Thông tin chi tiết hơn về mô tả tế bào của HEC được đề cập trong khuyến nghị ITU-T I.432.1.

9.2.1 Ánh xạ vào VC-4-Xc/VC-4-Xv

Chuỗi tế bào ATM được ánh xạ vào một container-4-Xc hoặc container-4-Xv với các biên byte của nó được đồng chỉnh với các biên byte của container-4-Xc hoặc container-4-Xv. Container-4-Xc hoặc container-4-Xv sau đó sẽ được ánh xạ vào VC-4-X cùng với POH của VC-4-X và (X-1) cột của phần chèn cố định (xem Hình 81). Các biên của tế bào ATM do đó sẽ được đồng chỉnh với các biên byte của VC-4-X. Do dung lượng của container-4-Xc hoặc container-4-Xv ( X ‰ 2340 byte) không phải là tích nguyên lần của chiều dài tế bào (53 byte), nên một tế bào có thể vượt qua một biên khung của container-4-Xc hoặc container-4-Xv.

Hình 81 - Ánh xạ cận đồng bộ tín hiệu nhánh 6312 kbit/s

...

...

...

Chuỗi tế bào ATM được ánh xạ vào container-4/container-3 với các biên byte được đồng chỉnh với các biên byte của container-4/container-3. Container-4/container-3 sau đó được ánh xạ vào VC-4/VC-3 cùng với POH của VC-4/VC-3 (xem Hình 82). Các biên của tế bào ATM do vậy sẽ được đồng chỉnh với các biên byte của VC-4/VC-3. Do dung lượng của C-4/C-3 (tương ứng là 2340/756 byte) không phải là tích nguyên lần của chiều dài tế bào (53 byte), nên một tế bào có thể vượt qua một biên khung của container-4/container-3.

Hình 82 - Ánh xạ các tế bào ATM vào VC-4/VC-3

9.2.3 Ánh xạ vào VC-2-Xc/VC-2-Xv

Hình 83 mô tả quá trình ánh xạ một chuỗi tế bào ATM có tốc độ dữ liệu là X x 6.784 Mbit/s với "X" có giá trị nguyên nằm giữa 1 và 7 đối với liên kết liên tục, và nằm giữa 1 và 64 đối với liên kết ảo.

Cấu trúc VC-2-X được tổ chức như một đa khung gồm 4 khung. Các khung của đa khung VC-2-Xc (ghép chuỗi liên tục) gồm một byte POH, (X-1) byte chèn và (X x 106) byte tải tin. Các khung của VC-2-Xv (liên kết ảo), đa khung bao gồm X byte POH độc lập và (X x 106) byte tải tin. Các tế bào ATM được đưa vào phần tải tin của VC-2-X với các biên của tế bào được đồng chỉnh với bất kỳ biên byte nào của VC-2-X.

Do không gian tải tin của VC-2-X tương đương với (X x 2) tế bào ATM/khung 125 ms, nên sự đồng chỉnh giữa các biên của tế bào ATM và cấu trúc VC-2-X sẽ luôn không đổi giữa các khung. Các tế bào có thể vượt qua các biên khung của VC-2-X.

D

...

...

...

Dữ liệu

Chèn cố định

Hình 83 - Ánh xạ các tế bào ATM vào VC-2-Xc sử dụng liên kết liên tục

9.2.4 Ánh xạ vào VC-2

Hình 84 mô tả quá trình ánh xạ một chuỗi tế bào ATM có tốc độ dữ liệu 6.784 Mbit/s.

Cấu trúc VC-2 được tổ chức như một đa khung gồm 4 khung. Các khung của đa khung bao gồm một byte VC-2 POH và 106 byte tải tin. Các tế bào ATM được đưa vào vùng tải tin của VC-2 với các biên của tế bào aligned với bất kỳ biên byte nào của VC-2. Do không gian tải tin của VC-2 tương đương với 2 tế bào ATM/khung 125 ms, nên đồng chỉnh giữa các biên tế bào ATM và cấu trúc VC-2 của các khung sẽ giống nhau. Các tế bào có thể vượt qua các biên khung của VC-2.

D

Dữ liệu

...

...

...

9.2.5 Ánh xạ vào VC-12/VC-11

Hình 85 và Hình 86 mô tả quá trình ánh xạ các chuỗi tế bào ATM có tốc độ dữ liệu là 2.176 Mbit/s và 1.600 Mbit/s tương ứng vào VC-12 và VC-11.

Trong mode TU-n động, cấu trúc của VC-12/VC-11 được tổ chức như một cấu trúc đa khung gồm 4 khung. Các khung của đa khung chức một byte POH của VC-12/VC-11 và tương ứng 34 hoặc 25 byte tải tin. Các tế bào ATM được đưa vào vùng tải tin của VC-12/VC-11 với các biên của tế bào được đồng chỉnh với bất kỳ biên byte nào của VC-12/VC-11. Do không gian tải tin của VC-12/VC-11 không có mối liên hệ với kích cỡ của tế bào ATM (53 byte), nên việc đồng chỉnh giữa các biên của tế bào ATM và cấu trúc của VC-12/VC-11 sẽ thay đổi giữa các khung trong một chuỗi lặp 53 khung. Các tế bào có thể vượt qua các biên khung của VC-12/VC-11.

D

Dữ liệu

Hình 85 - Ánh xạ các tế bào ATM vào VC-12

D

...

...

...

Hình 86 - Ánh xạ các tế bào ATM vào VC-11

9.3 Ánh xạ các tín hiệu định khung HDLC

Ánh xạ các tín hiệu định khung HDLC [2] được thực hiện bằng cách đồng chỉnh cấu trúc byte của mọi khung với cấu trúc byte của container ảo được dùng, bao gồm cả cấu trúc ghép chuỗi (VC-n-Xc/VC-n-Xv/VC-n). Do các khung HDLC có chiều dài thay đổi (việc ánh xạ không áp đặt bất cứ giới hạn nào về chiều dài khung lớn nhất), nên một khung có thể vượt qua biên khung của container-x.

Các cờ HDLC (01111110) sẽ được sử dụng cho việc chèn giữa các khung với vai trò như phần đệm nhằm đối phó với bản chất không đồng bộ của tín hiệu đến của các tín hiệu định khung HDLC theo tải hiệu dụng của container ảo được sử dụng (tải này không bao gồm các byte chèn cố định).

Tín hiệu đã định khung HDLC cùng với phần chèn giữa khung sẽ được trộn trước khi được chèn vào với vai trò như tải tin của container ảo (VC-n-Xc/VC-n-Xv/VC-4/VC-3) được dùng. Khi hoạt động ở chiều ngược lại, sau quá trình kết cuối của tín hiệu VC, tải tin sẽ được giải trộn trước khi được đưa vào lớp HDLC. Một bộ trộn tự đồng bộ có đa thức x⁴³+1 sẽ được sử dụng.

Bộ trộn x⁴³+1 sẽ hoạt động liên tục qua các byte của VC-n-Xc/VC-n-Xv/VC-4/VC-3, bỏ qua các byte của mào đầu luồng SDH. Trạng thái trộn ở đầu của một VC-n-Xc/VC-n-Xv/VC-4/VC-3 sẽ là trạng thái khi kết thúc của VC-n trước đó. Do vậy, bộ trộn sẽ chạy liên tục và không trở reset ở mỗi khung. Tốc độ ban đầu của bộ trộn hiện chưa được quy định. Do vậy, 43 bit được phát đầu tiên sau khi khởi động hoặc thực hiện định khung SDH lại sẽ không được giải trộn một các chính xác.

Bộ trộn x⁴³+1 hoạt động trên chuỗi dữ liệu đầu vào với bit đầu tiên là bit có ý nghĩa nhất (MSB), tuân theo thứ tự bit và thứ tự truyền dẫn đã được định nghĩa cho SDH trong mục 4.

Quy trình ánh xạ có trộn ở trên sẽ được sử dụng để ánh xạ các tín hiệu định khung HDLC (ví dụ, HDLC/PPP hoặc HDLC/LAPS có các gói IP) trong VC-n-Xc/VC-n-Xv/VC-4/VC-3 bất kỳ trong khi đó VC-2/VC-12/VC-11 không yêu cầu phải trộn.

Không có yêu cầu cụ thể nào thêm đối với kích cỡ container ảo bất kỳ, ngoại trừ một yêu cầu là nhãn tín hiệu phù hợp đối với container phải được chèn vào vị trí mào đầu luồng phù hợp. Các nhãn tín hiệu luồng đã được đề cập trong 8.3.

...

...

...

9.4 Ánh xạ DQDB vào VC-4

Việc ánh xạ các tín hiệu bus kép hàng đợi phân tán (DQDB) [1]  được thực hiện theo ETSI ETS 300 216.

9.5 Ánh xạ cận đồng bộ FDDI tốc độ 125 000 kbit/s vào VC-4

Tín hiệu lớp vật lý giao diện dữ liệu sợi phân tán (FDDI) tốc độ 125 000 kbit/s [3]-[11] được ánh xạ vào VC-4 của SDH. VC-4 gồm phần mào đầu luồng (POH) gồm 1 cột (9 byte) và phần tải tin gồm 9 hàng mỗi hàng có cấu trúc 260 cột. Với cách ánh xạ này, mỗi hàng gồm 260 byte lại được chia thành 20 khối, mỗi khối gồm 13 byte, xem Hình 87.

Hình 87 - Cấu trúc khối của VC-4 sử dụng cho ánh xạ cận đồng bộ tín hiệu FDDI

Có 5 loại khối: J, A, B, X và Y. Mỗi khối chứa 13 byte. Định nghĩa của các khối này được cho trên Hình 88.

C

...

...

...

O

R

S

Bit điều khiển hiệu chỉnh

Bit thông tin

Bit mào đầu

Bit hiệu chỉnh cố định

Bit cơ hội hiệu chỉnh

Hình 88 - Nội dung của các khối sử dụng cho ánh xạ cận đồng bộ tín hiệu FDDI

...

...

...

Nếu bit s được sử dụng để mang thông tin thì 5 bit c sẽ được đặt là 0 {c c c c c = 0 0 0 0 0}.

Nếu bit s được sử dụng như một bit hiệu chỉnh thì 5 bit c được đặt là {c c c c c = 1 1 1 1 1}. Giá trị chứa trong bit s khi bit này được sử dụng như một bit hiệu chỉnh hiện chưa được định nghĩa. Bộ thu sẽ không quan tâm đến giá trị chứa trong bit này nếu nó được sử dụng như một bit hiệu chỉnh. Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

Các bit mào đầu (o) được dành sẵn cho các mục đích trao đổi thông tin mào đầu sau này. Các bit còn lại là các bit chèn cố định (r).

9.6 Ánh xạ các khung GFP

Chuỗi khung GFP được ánh xạ vào một container-n (n = 11, 12, 2, 3, 4, 4-Xc, 11-Xv/12-Xv/2-Xv/3-Xv/4-Xv) với các biên byte của nó được đồng chỉnh với các biên byte của container-n (xem Hình 89). Container-n sau đó sẽ được ánh xạ tương ứng vào VC-n, cùng với POH như mô tả trong 8.3. Các biên khung GFP do vậy sẽ được đồng chỉnh với các biên byte của VC-n. Do dung lượng của container-n không phải là tích nguyên lần của chiều dài thay đổi khung GFP nên mỗi khung GFP có thể vượt qua một biên khung của container-n.

Hình 89 - Ánh xạ các khung GFP vào C-n

Mỗi khung GFP bao gồm một mào đầu lõi GFP và một vùng tải tin GFP. Các khung GFP xuất hiện như một chuỗi byte liên tục có dung lượng bằng tải tin VC, vì đã có chèn các khung rỗi GFP ở giai đoạn thích ứng GFP. Có thể tham khảo thêm khuyến nghị ITU-T G.7041/Y.1303.

CHÚ THÍCH - Giai đoạn ánh xạ không yêu cầu phải thực hiện trộn và thích ứng về tốc độ. Quá trình thích ứng GFP sẽ thực hiện các chức năng này.

...

...

...

Mục đích của ánh xạ này là chuẩn bị truyền tải cho một tập con gồm các thành phần OTN, như đã định nghĩa trong khuyến nghị ITU-T G.709/Y.1331, qua các mạng truyền tải SDH hiện tại thông qua phương tiện là ghép chuỗi ảo VC-4.

Số các VC-4 được yêu cầu để truyền tải một thành phần OTN nhờ phương tiện ghép chuỗi ảo sẽ được tìm ra khi chia tốc độ bit của toàn bộ OTN cho tốc độ tải tin của một VC-4-Xv, C-4-X. Con số này được cho trong Bảng 20. Vì con số này không phải là số nguyên nên cần phải thêm phần bit chèn cố định để chèn vào vùng tải tin C-4-x và một phương tiện ánh xạ tín hiệu khách vào phần còn lại của vùng tải tin.

Bảng 20 - Ánh xạ các thành phần OTN trong các VC-4 ghép chuỗi ảo SDH

Thực thể OTN

Tốc độ bit danh định, ODUk kbit/s

Bậc liên kết ảo VC-4 (X)

Tốc độ bit danh định, VC-4-Xv kbit/s

ODU1

239/238 x 2 488 320

...

...

...

17

2 545 920

ODU2

239/237 x 9 953 280

(»10 037 273.924)

68

10 183 680

Tín hiệu ODUk được mở rộng bằng phần mào đầu đồng chỉnh khung (các byte FAS và MFAS) như được mô tả trong các phần 15.6.2.1 và 15.6.2.2/G.709/Y.1331 và một chuỗi gồm toàn bit 0 trong trường mào đầu của OTUk (Hình 90).

...

...

...

(chứa FA OH, vùng OTUk OH chứa các bit chèn cố định)

Trước khi tín hiệu ODUk mở rộng được ánh xạ vào C-4-X, tín hiệu này sẽ được trộn bằng một bộ trộn tự đồng bộ có đa thức là x⁴³+1. Bộ trộn này hoạt động trên toàn bộ khung ODUk mở rộng và không được reset theo từng khung.

9.7.1 Ánh xạ cận đồng bộ ODU1 vào một C-4-17 để thành một VC-4-17v

Cấu trúc C-4-17 cơ bản được mô tả trong Hình 91. Cấu trúc này gồm 9 hàng với 4420 (tức là 17 x 260) cột.

Hình 91 - Cấu trúc của C-4-17

Khung C-4-17 này được ghép thành một VC-4-17v. Xem 10.2.

Tín hiệu ODU1 mở rộng được ánh xạ cận đồng bộ vào C-4-17 theo cấu trúc sau:

- Mỗi hàng trong 9 hàng lại được chia thành 5 khối, mỗi khối gồm 884 octet (Hình 92).

...

...

...

· Trong mỗi khối con, có 1 octet cơ hội hiệu chỉnh âm (S) và 5 bit điều khiển hiệu chỉnh (C).

· Byte đầu tiên của mỗi khối con chứa:

- Một byte chèn cố định (R); hoặc

- Một byte điều khiển hiệu chỉnh (J) chứa 7 bit chèn cố định (các bit R; các bit từ 1 đến 7) và một bit điều khiển hiệu chỉnh (bit C, bit 8); hoặc

- Một byte cơ hội hiệu chỉnh âm (S).

· 51 byte cuối cùng của mỗi khối con chứa các byte dữ liệu (D).

CHÚ THÍCH 1 - Mỗi khối chưa tổng cộng (17 x 51) = 867 byte dữ liệu.

Chuỗi gồm tất cả các byte này được mô tả trong Hình 92.

...

...

...

Bộ 5 bit điều khiển hiệu chỉnh (C) trong mỗi khối con được sử dụng để điều khiển byte cơ hội hiệu chỉnh âm (S) tương ứng. Khi CCCCC = 00000 sẽ cho thấy rằng byte S là một byte thông tin, còn CCCCC = 11111 cho thấy rằng byte S là một byte hiệu chỉnh.

Tại bộ đồng bộ, tất cả 5 bit C đều được đặt về cùng một giá trị. Phương pháp lựa chọn theo đa số (trong 5 chọn 3) sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit JC.

Giá trị chứa trong byte S, khi được byte này sử dụng như byte hiệu chỉnh, đều bằng 0. Bộ thu được yêu cầu không quan tâm đến giá trị chứa byte trong này khi byte này được sử dụng như byte hiệu chỉnh.

Giá trị chứa trong các bit và các byte R đều bằng 0. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong các bit/byte này.

CHÚ THÍCH 2 - Dung sai tốc độ bit lớn nhất giữa C-4-17 và đồng hồ tín hiệu ODU1, có thể được thích ứng nhờ cơ chế ánh xạ này, xấp xỉ từ -720 đến +420 ppm. Tỷ lệ đồng chỉnh danh định là 75/119, xấp xỉ bằng 0.630252. Ở đây, tỷ lệ đồng chỉnh được chuẩn hóa bằng 1, tức là, đây là tỷ lệ trung bình trong thời gian dài của các cơ hội hiệu chỉnh mà trong đó chỉ xảy ra một lần hiệu chỉnh.

9.7.2 Ánh xạ cận đồng bộ ODU2 vào một C-4-68 để thành một VC-4-68v

Cấu trúc C-4-68 cơ bản được mô tả trên Hình 93. Cấu trúc này bao gồm 9 hàng với 17 680 (tức là 68 x 260) cột.

Hình 93 - Cấu trúc C-4-68

...

...

...

Tín hiệu ODU2 mở rộng được ánh xạ cận đồng bộ vào C-4-68 theo cấu trúc sau:

- Mỗi hàng trong 9 hàng đều được chia thành 20 khối, mỗi khối gồm 884 octet (Hình 94).

- Mỗi khối được chia thành 13 khối con, mỗi khối con gồm 68 octet.

· Trong mỗi khối con đều có 1 octet cơ hội hiệu chỉnh âm (S) và 5 bit điều khiển hiệu chỉnh (C).

· Byte đầu tiên của mỗi khối con chứa:

- Một byte chèn cố định (R); hoặc

- Một byte điều khiển hiệu chỉnh (J) chứa 7 bit chèn cố định (các bit R; các bit từ 1 đến 7) và một bit điều khiển hiệu chỉnh (bit C, bit 8); hoặc

- Một byte cơ hội hiệu chỉnh âm (S).

· 67 byte cuối cùng của mỗi khối con là các byte dữ liệu (D).

...

...

...

Chuỗi tất cả các byte này được mô tả trong Hình 94.

Hình 94 - Cấu trúc khối sử dụng cho ánh xạ ODU2 vào C-4-68

Ô 5 bit điều khiển hiệu chỉnh (C) trong mọi khối được sử dụng để điều khiển byte cơ hội hiệu chỉnh âm (S) tương ứng. Khi CCCCC = 00000 sẽ cho thấy rằng byte S là một byte thông tin, còn CCCCC = 11111 cho thấy rằng byte S là một byte hiệu chỉnh.

Tại bộ đồng bộ, toàn bộ 5 bit C đều được đặt về cùng một giá trị. Phương pháp lựa chọn theo đa số (trong 5 chọn 3) sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit JC.

Giá trị chứa trong byte S, khi được sử dụng như một byte hiệu chỉnh, đều bằng 0. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong byte này khi byte này được sử dụng như một byte hiệu chỉnh.

Giá trị chứa trong các bit và byte R đều bằng 0. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong các bit/byte này.

CHÚ THÍCH 2 - Dung sai tốc độ bit lớn nhất giữa C-4-68 và đồng hồ tín hiệu ODU2, có thể được thích ứng bằng cơ chế ánh xạ này, xấp xỉ từ -330 đến +810 ppm. Tỷ lệ hiệu chỉnh danh định là 23/79, xấp xỉ bằng 0.291139. Ở đây, tỷ lệ hiệu chỉnh được chuẩn hóa là 1, tức là đây là tỷ lệ trung bình trong thời gian dài của các cơ hội hiệu chỉnh mà trong đó chỉ xảy ra một lần hiệu chỉnh.

10. Yêu cầu kỹ thuật cho Liên kết các container ảo VC-n

...

...

...

VC-4 - để cung cấp truyền tải cho các tải tin có yêu cầu dung lượng lớn hơn một container-4;

VC-3 - để cung cấp truyền tải cho các tải tin có yêu cầu dung lượng lớn hơn một container-3;

VC-2 - để cung cấp truyền tải cho các tải tin có yêu cầu dung lượng lớn hơn một container-2;

VC-12 - để cung cấp truyền tải cho các tải tin có yêu cầu dung lượng lớn hơn một container-12;

VC-11 - để cung cấp truyền tải cho các tải tin có yêu cầu dung lượng lớn hơn một container-11;

Hai phương pháp liên kết được định nghĩa là: liên kết ảo và liên kết liên tục. Cả hai phương pháp này đều cung cấp băng tần liên kết là X*container-n tại kết cuối luồng. Sự khác nhau nằm ở sự truyền tải giữa các kết cuối luồng. Liên kết liên tục duy trì băng tần liên tục trong suốt toàn bộ quá trình truyền tải, còn liên kết ảo lại chia băng tầng liên tục thành các VC riêng, truyền tải các VC riêng rẽ và kết hợp các VC này lại thành một băng tần liên tục tại điểm truyền dẫn cuối cùng. Liên kết ảo chỉ yêu cầu chức năng liên kết tại thiết bị kết cuối luồng, còn liên kết liên tục lại yêu cầu chức năng liên kết tại từng thành phần mạng.

Có thể thực hiện chuyển đổi giữa 2 phương pháp liên kết này. Sự chuyển đổi giữa liên kết VC-4 ảo và liên tục được định nghĩa trong khuyến nghị ITU-T G.783. Sự chuyển đổi giữa liên kết VC-2 ảo và liên tục hiện đang được tiếp tục nghiên cứu.

10.1 Liên kết liên tục X lần VC-4 (VC-4-Xc, X = 4, 16, 64, 256)

Mỗi VC-4-Xc có một vùng tải tin là X*container-4 và được thể hiện bởi một cấu trúc C-4-X như mô tả trong Hình 95. Một bộ POH chung, nằm ở cột đầu tiên, được sử dụng cho toàn bộ VC-4-Xc (ví dụ, BIP-8 bao hàm tất cả 261*X cột của VC-4-Xc). Các cột từ 2 đến X là phần chèn cố định.

...

...

...

Hình 95 - Cấu trúc VC-4-Xc

VC-4-Xc được truyền tải trong X AU-4 liên tục trong tín hiệu STM-N. Cột đầu tiên của VC-4-Xc luôn nằm trong AU-4 đầu tiên. Con trỏ của AU-4 đầu tiên này chỉ vị trí của byte J1 của VC-4-Xc. Các con trỏ của AU-4 #2 đến AU-4 #X được đặt là chỉ thị liên kết (xem Hình 43) để chỉ tải tin liên kết liên tục. Hiệu chỉnh con trỏ được thực hiện chung cho X AU-4 liên kết và có X*3 byte chèn được sử dụng.

VC-4-Xc có dung lượng tải tin là 599'040 kbit/s khi X = 4, 2'396'160 kbit/s khi X = 16, 5'584'640 kbit/s khi X = 64 và 38'338'560 kbit/s khi X = 256..

CHÚ THÍCH - VC-4-Xc tốc độ cao có thể được sử dụng mà không có bất cứ giới hạn nào trên các kết nối điểm-điểm. Các mạng SDH có thể bị hạn chế ở một tốc độ bit VC-4-Xc nhất định (ví dụ, X £ 64), ví dụ, là do các mạng ring có cấu trúc MS SPRING phải dành sẵn 50% của băng tần STM-N cho bảo vệ.

10.2 Liên kết ảo X lần VC-3/VC-4 (VC-3-Xv/VC-4-Xv, X = 1… 256)

Một VC-3/4-Xv cung cấp một vùng tải tin liên tục của X lần container -3/4 (VC-3/4-Xv) với dung lượng tải tin là X x 48 384/149 760 kbit/s như minh họa trong Hình 96 và Hình 97. Container được ánh xạ trong X khung VC-3/4 riêng rẽ định dạng VC-3/4-Xv. Mỗi VC-3/4 có trường POH riêng của nó. Byte H4 trong trường POH được sử dụng để chỉ thị chuỗi liên kết đặc trưng ảo và đa khung như trình bày dưới đây.

Mỗi VC-3/4 của VC-3/4-Xv được truyền tải riêng rẽ qua mạng. Do trễ truyền dẫn của các VC-3/4 khác nhau nên sẽ xảy ra trễ vi sai giữa các VC-3/4 riêng rẽ. Trễ vi sai này phải được bù và các VC-3/4 riêng phải được ánh xạ lại thành vùng tải tin liên tục. Quá trình ánh xạ lại phải bù và xử lý được tối thiểu trễ vi sai 125 ms.

Hình 96 - Cấu trúc khung VC-3-Xv

...

...

...

Hình 97 - Cấu trúc khung VC-4-Xv

Một đa khung hai-tầng 512 ms được đưa ra để kiểm soát các trễ vi sai 125 ms và lớn hơn (lên tới 256 ms). Tầng đầu tiên sử dụng H4, các bit 5 đến 8 là bộ chỉ thị đa khung 4-bit (MFI1). MFI1 được tăng lên đối với tất cả các khung cơ bản và đếm từ 0 đến 15. Đối với bộ chỉ thị đa khung 8-bit của tầng thứ hai (MFI2), H4, sử dụng các bit từ 1 đến 4 của khung 0 (các bit 1-4 của MFI2) và khung 1 (các bit 5-8 của MFI2) của đa khung đầu tiên. MFI2 được tăng lên khi tất cả đa khung của tầng đầu tiên kết thúc và nằm trong khoảng từ 0 đến 255. Kết quả của toàn bộ đa khung chính là độ dài của 4096 khung (=512 ms).

Bảng 21 - Chuỗi VC-3/4-Xv và mã H4 chỉ thị đa khung

Byte H4

Số đa khung thứ nhất

Số đa khung thứ hai

Bit 1

Bit 2

Bit 3

...

...

...

Bit 5

Bit 6

Bit 7

Bit 8

Bộ chỉ thị đa khung đầu tiên MFI1 (bit 1-4)

Bộ chỉ thị chuỗi MSB (bit 1-4)

1

1

...

...

...

0

14

n-1

Bộ chỉ thị chuỗi LSB (bit 5-8)

1

1

1

1

15

...

...

...

0

0

0

0

0

n

Bộ chỉ thị đa khung thứ hai MFI2 LSB (bit 5-8)

0

0

...

...

...

1

1

Dự phòng ("0000")

0

0

1

0

2

Dự phòng ("0000")

...

...

...

0

1

1

3

Dự phòng ("0000")

0

1

0

0

...

...

...

Dự phòng ("0000")

0

1

0

1

5

Dự phòng ("0000")

0

1

...

...

...

0

6

Dự phòng ("0000")

0

1

1

1

7

Dự phòng ("0000")

...

...

...

0

0

0

8

Dự phòng ("0000")

1

0

0

1

...

...

...

Dự phòng ("0000")

1

0

1

0

10

Dự phòng ("0000")

1

0

...

...

...

1

11

Dự phòng ("0000")

1

1

0

0

12

...

...

...

1

1

0

1

13

Bộ chỉ thị chuỗi SQ MSB (bit 1-4)

1

1

1

...

...

...

14

Bộ chỉ thị chuỗi SQ LSB (bit 5-8)

1

1

1

1

15

Bộ chỉ thị đa khung thứ hai MFI2 MSB (bit 1-4)

0

...

...

...

0

0

0

n+1

Bộ chỉ thị đa khung thứ hai MFI2 LSB (bit 5-8)

0

0

0

1

...

...

...

Dự phòng ("0000")

0

0

1

0

2

Bộ chỉ thị chuỗi SQ xác định chuỗi /thứ tự trong đó các VC-3/4 riêng của VC-3/4-Xv được tổ hợp để định dạng một container liên tục VC-3/4-Xc như minh họa trong Hình 98. Mỗi VC-3/4 của một VC-3/4-Xv có số chuỗi duy nhất cố định trong dải từ 0 đến (X-1).

Hình 98 - Bộ chỉ thị chuỗi và đa khung VC-3/4-Xv

...

...

...

- Dữ liệu từ khe số 1, X+1, 2X+1,…259X+1 của các cấu trúc giống C-4-X có số chuỗi là 0;

- Dữ liệu từ khe số 2, X+2, 2X+2,…259X+2 của các cấu trúc giống C-4-X có số chuỗi là 1;

Và cứ tiếp tục thế tới VC-4 truyền tải:

- Dữ liệu từ khe số X, X+X, 2X+X,…259X+X của các cấu trúc giống C-4-X có số chuỗi là (X-1);

VC-3 truyền tải:

- Dữ liệu từ khe số 1, X+1, 2X+1,…83X+1 của các cấu trúc giống C-3-X có số chuỗi là 0;

- Dữ liệu từ khe số 2, X+2, 2X+2,…83X+2 của các cấu trúc giống C-3-X có số chuỗi là 1;

Và cứ tiếp tục thế tới VC-3 truyền tải:

- Dữ liệu từ khe số X, X+X, 2X+X,…83X+X của các cấu trúc giống C-3-X có số chuỗi là (X-1);

...

...

...

10.2.1 LCAS bậc cao đối với VC-n-Xv (n=3, 4)

Bảng 22 mô tả đa khung đầu tiên liên kết ảo bậc cao (HO) của VC-3, VC-4 H4 sửa đổi như đã định nghĩa trong 10.2, chỉ ra rằng các mã điều khiển được sử dụng để hỗ trợ cho LCAS HO. Xem trong ITU-T G.7042/Y.1305

- Bộ chỉ thị khung: Một tổ hợp của bộ đếm đa khung đầu tiên và đa khung thứ hai [0-4095].

- Bộ chỉ thị chuỗi: Số để xác định từng thành phần trong VCG [0-255]

- CTRL: Trường điều khiển LCAS, xem bảng 11 (LCAS)

- GID: Bit xác định nhóm

- Trạng thái thành phần: Báo cáo trạng thái của các thành phần riêng sử dụng MST-đa khung như chỉ ra trong Bảng 22. Trạng thái của tất cả các thành phần (256) được truyền trong 64 ms.

- RS-Ack: Bit báo truyền lại chuỗi

- CRC: Kiểm tra CRC 8-bit để chấp nhận nhanh OH của liên kết ảo. Với CRC-8 này xác suất cho một lỗi không phát hiện được là tốt hơn 1,52 x 10^-16. Đa thức sinh của CRC này là x⁸ + x² + x + 1.

...

...

...

Byte H4

Số đa khung thứ nhất

Số đa khung thứ hai

Bit 1

Bit 2

Bit 3

Bit 4

Bit 5

Bit 6

...

...

...

Bit 8

Bộ chỉ thị đa khung đầu tiên MFI1 (bit 1-4)

Bộ chỉ thị chuỗi MSB (bit 1-4)

1

1

1

0

14

...

...

...

Bộ chỉ thị chuỗi LSB (bit 5-8)

1

1

1

1

15

Bộ chỉ thị đa khung thứ hai MFI2 MSB (bit 1-4)

0

0

...

...

...

0

0

n

Bộ chỉ thị đa khung thứ hai MFI2 LSB (bit 5-8)

0

0

0

1

1

...

...

...

0

0

1

0

2

GID ("000x")

0

0

1

...

...

...

3

Dự phòng ("0000")

0

1

0

0

4

Dự phòng ("0000")

0

...

...

...

0

1

5

CRC-8

0

1

1

0

6

...

...

...

0

1

1

1

7

Trạng thái thành phần MST

1

0

0

...

...

...

8

Trạng thái thành phần MST

1

0

0

1

9

0

0

...

...

...

RS-A ck

1

0

1

0

10

Dự phòng ("0000")

1

0

...

...

...

1

11

Dự phòng ("0000")

1

1

0

0

12

...

...

...

1

1

0

1

13

Bộ chỉ thị chuỗi SQ MSB (bit 1-4)

1

1

1

...

...

...

14

Bộ chỉ thị chuỗi SQ LSB (bit 5-8)

1

1

1

1

15

Bộ chỉ thị đa khung thứ hai MFI2 MSB (bit 1-4)

0

...

...

...

0

0

0

n+1

Bộ chỉ thị đa khung thứ hai MFI2 LSB (bit 5-8)

0

0

0

1

...

...

...

CTRL

0

0

1

0

2

0

0

0

...

...

...

0

0

1

1

3

Dự phòng ("0000")

0

1

0

...

...

...

4

Dự phòng ("0000")

0

1

0

1

5

C₁

C₂

...

...

...

C₄

0

1

1

0

6

C₅

C₆

C­₇

...

...

...

0

1

1

1

7

Trạng thái thành phần MST

1

0

0

...

...

...

8

Bảng 23 - Trạng thái thành phần H4 VC-n-Xv

Số đa khung thứ hai

Số thành phần

0, 32, 64, 96, 128, 160, 192, 224

0

1

2

...

...

...

Đa khung MST

4

5

6

7

1,33, 65, 97, 129, 161, 193, 225

8

9

10

...

...

...

12

13

14

15

.

.

.

.

.

...

...

...

.

.

.

.

.

.

.

.

.

...

...

...

240

241

242

243

244

245

246

247

31, 63, 95, 127, 159, 191, 223, 155

...

...

...

249

250

251

252

253

254

255

CHÚ THÍCH 1: Có 8 trạng thái thành phần được ghi lại trên mỗi khung VC-n-Xv. 256 thành phần yêu cầu 32 khung với tốc độ mỗi khung là 2 ms. Do vậy, điều này dẫn đến trạng thái thành phần được làm mới lại sau từng khoảng 64 ms nếu như chỉ có một kênh.

CHÚ THÍCH 2: Việc diễn giải các bit trạng thái thành phần theo bảng này phụ thuộc vào giá trị đa khung thứ hai tại thời điểm thu được từ trạng thái thành phần. Trong trường hợp này VC-3/4, điều này có nghĩa là giá trị đa khung thứ nhất và thứ hai được đọc từ H4[1-4][0] và H4[1-4][1], do vậy một giá trị nằm trong khoảng 0 tới 255 được sử dụng (module 32) như một chỉ số của bảng này để xác định các thành phần mà trạng thái của nó ghi trong H4[1-4][8] và H4[1-4][9] ngay lập tức sau đó. Đây vẫn nằm trong cùng đa khung thứ nhất nhưng lại nằm trong gói điều khiển tiếp theo.

...

...

...

Gói điều khiển bậc cao gồm:

- Trường MST (trạng thái thành phần) (hai trường 4-bit trong đa khung thứ nhất #8 và #9).

- Bit RS-Ack (Báo truyền lại chuỗi) (bit 4 của 4-bit đa khung thứ nhất #10).

- Trường SQ (Chỉ thị chuỗi) (hai trường 4-bit trong đa khung thứ nhất #14 và #15).

- MFI2 (Chỉ thị đa khung thứ 2) (hai trường 4-bit trong đa khung thứ nhất #0 và #1).

- Trường CTRL (điều khiển) (một trường 4-bit trong đa khung thứ nhất #2).

- Bit GID (xác định nhóm) (bit thứ 4 của trường 4-bit trong đa khung thứ nhất #3).

- Trường CRC-8 được phát đi trong hai trường 4-bit của khung #6 và khung #7. (Chú ý rằng trong đoạn này, trừ khi có chỉ thị khác, thông thường số khung được chỉ thị bởi trường số đa khung thứ nhất). Trường CRC-8, C­₁C₂C₃C₄C₅C₆C₇C₈ là số dư của tính toán CRC-8 qua gói điều khiển. Trong ví dụ của Bảng 22, các bit của gói điều khiển được chứa trong H4[1-4] của các khung 8…15 của đa khung n và H4[1-4] của các khung 0…7 của đa khung n+1 (Trong đó các đa khung n và n+1 được chỉ thị bởi các bit chỉ thị đa khung thứ hai). Số dư CRC-8 được tính toán như sau: 14 trường 4-bit đầu tiên của các bit gói điều khiển biểu diễn một đa thức M(x) có bậc 55, trong đó H4[1] của khung 8, đa khung thứ hai n là bit có ý nghĩa quan trọng nhất và H4[4] của khung 5, đa khung thứ hai n+1 là bit ý nghĩa nhất. Đầu tiên M(x) được nhân với x⁸, sau đó được chia (module 2) cho đa thức sinh G(x) = x⁸ + x² + x + 1 để tạo ra một phần dư R(x) có bậc bằng 7 hoặc thấp hơn. R(x) là mã CRC-8 với x⁷ của R(x) tương ứng với C₁ như là bit có ý nghĩa quan trọng nhất của phần dư và x⁰ của R(x) tương ứng với C₈ như là bit ít quan trọng nhất của phần dư.